请问，使用LMX2541SQ3030E配置产生500M时钟输出时，该芯片的20脚FTEST/LD能成功拉高，但输出时钟有严重谐波和其他的一些疑惑，烦请解答。
软件配置寄存器和相关参数如下：
图1
图2
图3
硬件设计如下：
图4
产生的问题如下：
问题1、时钟管理芯片输出的500M时域波形用带宽为1G的示波器观看图4的RFOUT引脚Cm37电容交流耦合后面（同轴线测试），波形有些许变形，会与什么因素有关？
问题2、使用频率计对该500M时钟进行测试，采集时间为200ns,P-P为0.9Mhz,std为0.18Mhz。感觉std测试结果偏大，请问该测试结果是否正常？如何评价输出时钟的性能？
时钟芯片的时钟源频率计测试结果如下
问题3、频谱仪测试500M输出时钟信号，如下图，分别在1Ghz,1.5Ghz产生较大谐波，与500mhz相差20db左右。
我们又通过飞线，用信号发生器产生50M的正弦信号来代替上述的50M的晶振时钟源，仍然产生较大的谐波，与下图没有明显改善，应该可以排除时钟源的问题。
请问，谐波可能还与哪些因素有关？我们该如何排查解决？VCO的分频系数（本文是6）越大，谐波会越大吗？
问题4、将图1中的分频6改为3，产生1G的输出时钟，按照问题1的方法进行测试，用带宽为1G的示波器观看图4圈红处，得到1G时钟信号如图5，比500M的时域波形要好。图6位频谱仪测试1G时钟输出，仍有2G，3G的谐波，但谐波幅值比500M的要小。
请问，为什么频率越高反而时域特性和谐波特性要好些呢？通过1G和500M输出时钟的对比测试，是否存在设计或配置上的问题？
