This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
通过对CLKMD的操作，可以根据需要设定时钟发生器的工作模式和输出频率，在设置过程中除了工作模式、分频值和倍频值以外，还有哪些因素会对PLL产生影响？
信号的精度，噪音，抖动等都会有一定的影响
Wang
可能主要关注的是参考时钟的性能，FPD的大小，N的选取，VCXO的相噪，输出的模式等等
