• 状态 TI Thinks Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 答案 2 答案
  • 订户 14 订户
  • 视图 1974 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

Original question:

DP83822 丢包问题

DP83822I: 关于时钟电路的问题

tao peng
Part Number: DP83822I


我设计的板子用STM32F207VE通过MII与DP83822I通信。DP83822I的外部晶振用的是25MHz 50ppm 22pF的无源直插晶振，有做包地处理，当晶振和起振电容都放在电路板顶层时所有功能都正常，但有一个版本的电路板将起振电容放到底层同样的位置，仅仅改了电容和电容的走线就会出现TCP通信有10%左右的丢帧。我同事设计的另一款电路板用NS7520与DP83822通信，也是晶振和起振电容放在不同的层就出现丢帧。请TI的工程师帮忙分析一下原因？