TI E2ETm 英文论坛海量技术问答的中文版全新上线,可点击相关论坛查看,或在站内搜索 “参考译文” 获取。

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

DS90UB948-Q1: GPIO口状态

Part Number: DS90UB948-Q1

我们的产品是一个显示屏,使用的是DS90UB948。主机端用的是DS90UB941。主机和显示屏的电源是独立的,两者都有可能先上电。

我想问下如果显示屏单独上电(主机无电),UB948的GPIO口在PDB为低和为高时状态是怎么样的(比如是高电平输出还是输入状态),如果GPIO口有上拉电阻或没有上拉电阻GPIO口的电平是什么样的?

  • 您好,GPIO内部弱下拉,默认为输出引脚输出为低电平。

    如果在power down状态下,GPIO为高阻态。

  • 你好!实际电路上GPIO口有上拉4.7K电阻到3.3V。测试情况如下:显示屏未连接主机,显示屏在上电瞬间(PDB为低时)输出高电平,这点和您描述一致(GPIO为高阻态),由于有上拉电阻所以为高电平。但是在PDB为高后,GPIO口变为了低电平。请问下这个时候948是处于什么状态(没有连到主机),GPIO口为什么会变为低电平?

  • 您好,抱歉回复晚了,下次如果有新的问题,建议再建个新帖,以便能够较快的给您回复。

    PDB拉高后,948进入正常工作状态。那么各个引脚的输出状态可以参考Table 7-1: