我准备使用SN65LV1023A编码视频数据，当初始化完成，发送1026个同步信号，当使能引脚 (DEN) 为高电平、PWRDN = 高电平且 SYNC1 和 SYNC2 为低电平时，输出传输数据
有2个疑问；
1，当发送完1026个同步信号，拉低SYNC信号，是不是当前的DIN0~DIN9立刻就被锁定，当TCLK_R/F=1时，数据在TCLK上升沿就被锁定，然后自动发送出去了，
2，当一帧数据结束后，看时序图也要发送SYNC信号(这个SYNC是多少个时钟)，因为又发送了同步信号，此时接收端SN65LV1224A的PLL是否还处于lock状态，1224A的RCLK信号还是否正常。
我自己的想法是发送完一帧数据后的同步信号，不要导致接收端1224A的RCLK失效。
很抱歉回复这么晚。
1、发送完1026个周期SYNC pattern，解串器不一定能锁定，1026 个 SYNC pattern完成传输后如果SYNC1和SYNC2有一个仍是高电平则继续发送，直至SYNC被驱动为低电平。
SYNC被驱动为低电平的前提条件是解串器需锁定到LVDS数据。当解串器锁定到LVDS数据时其LOCK输出将变为低电平。当LOCK低时，解串器输出才代表输入的LVDS数据。
2、这里是指哪个时序图？
不需要再发SYNC pattern了，看figure13，同步后就开始一帧一帧传输数据了。
figure12主要说的是同步时序，同步后若SYNC1或SYNC1任一管脚输入6个TCLK周期的高电平，则结束DIN0−DIN9数据的传输，会再次发送1026个SYNC pattern以再次进行同步。
