板子上使用了三片CDCM6208（标号1,、2、3），设计的初衷是第一片的输入为差分25M晶振，第二片的输入由第一片锁出来差分25M（Y4）提供，第三片由第二片锁出来的提供。
但是，现在第二片CDCM6208出现了问题，所以想用第一片输出的25M通过飞线给第三片提供输入时钟。目前，已经将第一片的Y4配置为LVCMOS输出，将第三片的输入配置为LVCMOS输入，中间通过飞线连接。
现在在FPGA中发现这两片6208的status0都已经拉高，根据文档解释，该信号表示锁相环已经锁定。但用示波器观测第三片锁出来的时钟，却发现没有，这是为何？或者是6208在单端输入时，还需要做一些其它配置？
请高手指教一番，不胜感激！
