This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
如题，想确认下。如果想用外部晶振是不是直接输入到PCLK PIN
不支持外部晶振输入.
PCLK是LVCMOS Parallel Video Interface的一个信号，一般是图像传感器或者DSP给的，没见过用外部晶振的
Hi Carter,
913/914 就可以。另外竞争对手就是用本地时钟来恢复 pclk.
Hi Jeff,
那不知是否见过有DS90UB925Q使用外部晶振的吗？我暂时没有见到呢
925/926 不支持外部晶振。类似器件有支持晶振的应用。
那请教PCLK PIN的频率可以变更吗？
不知你具体指的什么意思，在使用中频率变化吗？PCLK能支持的频率范围为5MHz~85MHz。
我具体说下状况吧：在这个CASE中，是用925的自带画面传输到928,然后928传输到TFT显示。主要目的是为了模拟外部信源输入给928工作的状态，由于屏有CLK要求，需要在51.2-57M之间。
现状是：925的内部CLK理论上是200的分频，但实测中发现，4分频之后的频率才46.8M（测试928 LVDS CLK OUT的频率），这是不能满足规格的，因为要用来EMC实验，频率的不同结果会相差很大，因此希望频率能在55M左右，以此来验证产品的EMC性能。
想请问有什么好的方法让928的输出LVDS CLKOUT是55M吗？
思路：1、设置925寄存器，用外部CLK模式，PCLK输入调整为55M，所以才会有之前提问：PCLK是可以由外部输入，然后影像源用自带的画面，这样是可以正常工作且达到我的目的的吗？
2、TI是否有可以调整内部CLK的方法？还希望解答
你提到的第一种方式可以实现. 0x14 register bit [2:1] set to 00, external clk input.
model_sel set LF_MODE to 0 frequency range is 15 – 85 MHz (Default)
谢谢你的答复。
这种实现方式需要外部的DE 和HS VS及视频信号吗？
我们希望用内部的画面，外部的时钟，而不是外部的钟加外部的画面。
可以用建议方式实现外部时钟,内部测试画面,不需要DE, HS, VS.及视频信号.
谢谢。。。这在调试中
