This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Hi James，
模拟延时的功耗和输出buffer的功耗要根据每个通道的使用情况叠加计算的。
6对（12路）时钟输出 全部启用模拟延迟，应该是乘以12还是乘以6呢？
要乘以6，CLKoutX_Y_ADLY是两个输出通道的延时设置，也就是说总共有六个延时模块。
那么，Clock Divider / Digital Delay也要乘以6是吗？
还有，LVPECL应该乘以6还是乘以12呢？
Clock Divider / Digital Delay也应该是乘以6。LVPECL你指的是如果配置成LVPECL输出是吧，也应该乘以6，都是6个延时模块。
