This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

CDCE62005相位锁定问题

Other Parts Discussed in Thread: CDCE62005

各位大神,您好,

        用两片CDCE62005给一片6678提供时钟,第一片输入为无源晶振产生的25MHZ信号,输出为两路100MHZ和一路66.67MHZ的时钟,第二片输入为第一片的100MHZ,输出为312.5MHZ时钟,现在就是第一片PLL_LOCK为脉冲形式,第二片就根本不锁定,两片时钟芯片寄存器的值分别为:

第一片:

REG0 = 32'hEB840320 ,
REG1 = 32'h68020301 ,
REG2 = 32'hEB020302 ,
REG3 = 32'hEB840303 ,
REG4 = 32'h68840314 ,
REG5 = 32'h00000B25 ,
REG6 = 32'h14BE0106 ,
REG7 = 32'hBD0037F7 ,
REG8= 32'h20009D98 ,

第二片:

REG0 = 32'hEB400020,
REG1 = 32'hEB800301,
REG2 = 32'hEB800302,
REG3 = 32'hEB400003,
REG4 = 32'h68840314,
REG5 = 32'h503C0BE5,
REG6 = 32'h140E09A6,
REG7 = 32'hBDC0BBE7,
REG8 = 32'h80001808,

        修改过多次第一片都能出来时钟信号,并且都是正常的,但是就是锁不住,register6中的27bit和22bit我也修改过,不过还是没什么作用,电路应该没有什么问题,请问这是什么问题呢?各位大神帮我看看,是不是寄存器的配置还有问题,loopfilter的参数需要修改吗,会是这个原因吗?(附件中是在FPGA上对第一片的配置程序)

  • 1. 首先确认你的读写时序没问题,确实是可以正确的配置芯片?

    2. 环路滤波器是否设计合理,建议把相位余量设为65C, 环路带宽设计成200K,然后计算环路滤波器,确保外部环路滤波器的阻容值,焊接都没有问题。

    3. 你目前的配置的N/R divider值应该没什么问题,建议用GUI配置完后,保存寄存器配置,直接转到FPGA下载,防止出错。

    4. 第二片类似。如果没有输出,我觉得配置寄存器可能有问题。

  • 第一片没有锁定。先根据EVM软件计算出寄存器值。注意要校准VCO。Loop filter也不能有告警信息。

  • 您好,感谢您的关注,停了一段时间,现在又接着这个问题。我再EVM那个软件里面把里面的pll lock的Lock Type设置成Analog PLL Lock,然后把Lock Detect Window设置成28.6ns,这样的话两片的PLL_LOCK均为高电平,这样是锁定的状态吗?感觉这个是强行把PLL_LOCK弄成高电平了,并没有实质上的将时钟进行锁定。还有,我的配置程序里面好像没有加校准的步骤,是不是用以下步骤:

    1:REG6寄存器中的27bit(ENCAL_MODE)置1,同时REG6寄存器中的22bit(ENCAL)置0;

    2:REG6寄存器中的22bit(ENCAL)置1;

    3:REG8寄存器中的8bit(SYNC)置0;

    4:REG8寄存器中的8bit(SYNC)置1;

    期待您的回复,谢谢!!!