DS90UB933模组上电过程中I2C总线出现异常拉低，系统框图如下：
当整个模组上电时，电源建立完成后13ms左右，ISP开始读取EEPROM数据，但是当数据读到96 01 02 a0时（此时时间约为13.9ms左右）a0的bit[5]会被拉低，导致变成96 01 02 80。波形如下图：
这个问题并不是每次都能复现，是在模组启停车测试过程中概率性出现的，概率大约千分之二左右。
问题如下：
1、DS90UB933在上电过程中I2C接口是否会在Master到slave之间切换？如有切换，具体流程是怎么样的？
2、DS90UB933是否会干扰系统启动时ISP对EEPROM的读操作？
但是933的PDB 0%~90%需要14~16ms左右，应该没有完全启动完成吧？
PDB拉高这里的t3最小值可以为0ms，也就是说可以和VDD_n一起拉高即可。
您的意思您目前应用PDB时序需要14~16ms才被拉高是吗？这样的话933上电还未结束.
另外我看933的上电时序里如果不能保证PDB的时序需要额外通过I2C主机写入几个寄存器，所以933应该是存在主机和从机切换的情况的。
您说的这里吧：这里的意思是t3（0~16ms）如果不能保证的话，也就是大于16ms，或者先于VDD_n拉高了，需要配置0x27 对正向通道进行重启。
但是我想如果您需要在13ms开始读取EEPROM的话，t3只要小于3ms（13-t0-t1-t2），t0和t2取最大值5ms，t1这里虽然没有给出最大值，但是是可以保证13ms内933上电完成的。 这样主机再对EEPROM进行读取。
