• 状态
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 16 订户
  • 视图 2818 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

DS32EL0421与DS32EL0124的使用问题

heiyu
Prodigy 10 points
Other Parts Discussed in Thread: DS32EL0421, DS32EL0124

        在设计一款高清TVI视频光端机的设计中使用FPGA+DS32EL0421作为发射机，DS32EL0124与FPGA作为接收机。发射机的FPGA使用了DDR与LVDS，在CLK的上升沿发送A1/B1/C1/D1/E1数据，在CLK下降沿的时候发送A2/B2/C2/D2/E2数据；在接收端端会出现位不对齐并且第一组数据和第二组数据会混合，比如接收机接收到的数据会是B2A1E1D2C2,B1A2E2D1C1,   ABCDE这五个位的顺序不会乱，但是时钟上升的数据和时钟下降沿数据会随机混乱。请问DS32EL0421与DS32EL0124的使用上要注意哪些方面的问题。