This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
请教一下各位，逻辑门电路的输出有没有必要加上拉或者下拉电阻啊？
特别是上电的时候，如果不加的话，是否会容易造成逻辑错误？
Zero 说： 请教一下各位，逻辑门电路的输出有没有必要加上拉或者下拉电阻啊？ 特别是上电的时候，如果不加的话，是否会容易造成逻辑错误？
看你的应用，对电平要求严格的应用如功率模块的pwm输出，最好使用上拉下拉来确保电平的正确性
还是要看具体应用吧，一般OD输出的必须上拉。Push Pull的就没有要求。
这可能要看 前后级 各自的内部结构。
DATASHEET里面应该有 输入部分的结构、输出部分的结构
比如说SN74LVC2G08，这个与门，pdf中也没有输入输出结构，应该是CMOS电路的通用结构吧！
可以通过 VOH --- IOH、VOL --- IOL 这个电压电流关系 来判断
