想请教各位，1、ADC的Device CLK1，FPGA的Device CLK2以及SYSREF各设置为多少MHz的频率？
ADC的Device CLK1是否可以设置成ADC的采样频率或者采样频率的整数倍？FPGA的Device CLK2呢？
SYSREF和Device CLK是什么样的关系，和ADC的采样频率，多少lane，采样位数等都有关系么？
2，LMK04828的时钟输入问题？
比如AFE58JD18这种ADC,配置成40MPS;4CH ADC per lane;14bit，那么应该给LMK04828选择多少频率的输入晶振较为合适？