This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Original question:
[参考译文] TLK2711-SP：解串器所需的时钟
tlk 2711的时钟必须用外接晶振或者时钟管理芯片么？可否用fpga内部的pll倍频产生？.
您好，
可以使用外接晶振、时钟管理芯片，也可以用FPGA内部的PLL倍频产生。
fpga内部的pll的时钟抖动符合要求么？看到国产厂家的类似芯片说不能用内部的pll.请问下你们家对时钟的抖动要求多少呢？.
fpga内部的pll的时钟抖动符合要求么？看到国产厂家的类似芯片说不能用内部的pll.请问你们家对时钟pll的抖动要求多少呢？.
pll抖动峰峰值最大40ps
那xilinx的artix7的pll无法满足要求啊.
看到我的图片了么？.
根据手册的要求确实是这样，满足不了
已经在另一个帖子回复，这个帖子就关闭了。
请问下你们家对时钟的抖动要求多少呢？.
那xilinx的artix7的pll无法满足要求啊.