This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我们使用的是同步模式，IDX/CLK_OUT引脚在上电后作为IDX功能时高电平为1.8V，低电平为0V；但是切换到CLK_OUT功能时，高电平为1.3V，低电平为0.44V，不满足规格书中的Voh≥VDD-0.45；并且该管脚接的sensor要求Vih≥1.26V，Vil≤0.54V；可以看到高低电平都比较临界，希望提高给到sensor的时钟电平的余量，是否有解决方案？
您好，
已经收到了您的案例，调查需要些时间，感谢您的耐心等待。
请参考数据手册中的1.8V LVCMOS的测试条件
可使用 同相缓冲器和驱动器 产品选择 | 德州仪器 TI.com.cn提高输出驱动能力。
