请教四个问题:
1、AVC、LVC系列在传播延迟参数上,为什么A to B和B to A会有差异,从架构图上看,两个方向的电路应该是一样才对。
2、LVC系列在传播延迟参数为什么比AVC系列大很多,内部电路架构的区别是什么?
3、传播延迟这项参数里面,通常都有一个范围,最小到最大值,这个最小值是在不同供电电压下芯片自身固有的延迟吗,和外部负载无关?还是芯片的离散性。
4、为什么对输入信号的压摆率有要求,是担心信号上升太缓会导致误触发吗?
请教四个问题:
1、AVC、LVC系列在传播延迟参数上,为什么A to B和B to A会有差异,从架构图上看,两个方向的电路应该是一样才对。
2、LVC系列在传播延迟参数为什么比AVC系列大很多,内部电路架构的区别是什么?
3、传播延迟这项参数里面,通常都有一个范围,最小到最大值,这个最小值是在不同供电电压下芯片自身固有的延迟吗,和外部负载无关?还是芯片的离散性。
4、为什么对输入信号的压摆率有要求,是担心信号上升太缓会导致误触发吗?
1 & 2) The differences can be attributed to transistor type and not design/architecture. The transistors in AVC cannot be found in LVC because both support different voltage ranges. AVC uses transistors that work best when using voltages in the 1.8V to 3.3V range. While LVC level translators can support voltages as low as 1.65V, they work best when using voltages in the 3.3V and 5V range. Actually you will see the propagation delay values from 3.3V to 5V in LVC are similar to AVC when operating from 1.8V to 3.3V.
3) That's correct.
4) [FAQ] How does a slow or floating input affect a CMOS device?