This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

SN74HC595: 技术咨询

Part Number: SN74HC595
Other Parts Discussed in Thread: CD74HC74

Dear : 

想咨询下问题,SN74HC595串并转换芯片,它的移位时钟引脚SRCLK和锁存时钟引脚RCLK时钟信号,发现串转并出来的数据老是有丢帧,比如我输入串行数据10101010出来的可能就是10100010(可能100次有一次)后来发现是SRCLK时钟上升沿比较缓,2微妙左右,

看了下数据手册有个input transition rise or fall time (4.5V供电500ns) 请问这个数据指标是否对输入时钟信号的要求呢?

或者该芯片的输入时钟信号还有其他要求?谢谢

  • 您好,input transition rise or fall time这个数据针对的是输入信号的,另外,您的输入信号是不是正好在阈值范围VILmax = 0.5 V ~VIH min = 1.5 V内?如果是的话,很有可能导致芯片工作在错误状态。

    芯片对输入时钟的要求如下:

  • 非常感谢~,一般板卡上TI系列芯片供电电压和输入信号都是0-5V左右。

    另外还想再请教您一个问题。

           我们这边有测试的同事提出了一个观点:类似CD74HC74这类D触发器它们的时钟引脚输入的时钟如果过缓的话,可能会导致芯片损坏。

           我认为这种说法有些问题,所以想找您求证一下。

           我觉得CD74HC74CLK引脚输入信号上升沿在几us时,有可能造成触发器多锁存一次,但是不会让芯片损坏。

          他们认为可能损坏的原因是:输入信号电平INx在中间电压值时,可能导致下图中两个MOS都导通,以至于损坏芯片。

           附图是我从其他CMOS芯片手册上截取的(CD74HC74内部输入端的等效电路应该也与这个类似吧)。

           我记得CD74HC74是有VILVIH的最低和最高的电平要求的,所以想确认下CLK输入过缓,及输入值在VIHVIL之间时,是否会损坏板卡?

  • 您好,当输入在Vih和Vil之间时,就像您说的,上下两个晶体管很有可能同时导通,那么从VCC到地之间就会产生一个电流,我们称之为shoot-through Ist电流,这个电流我想不一定能损坏器件,但我们尽量避免这个区域电压,预防Ist的产生。 另外还有一个现象是过缓的话,会产生震荡。这里有一篇关于输入过缓的FAQ,您可以参考一下:

    e2e.ti.com/.../faq-how-does-a-slow-or-floating-input-affect-a-cmos-device