SN74AUP2G79: 刚上电Q0电平是什么

电压稳定后，CLK为低电平，D为低电平、此时Q值为什么电平？电压稳定后，CLK为低电平，D为高电平、此时Q值为什么电平？

您好，参考下面的真值表，可以看到CLK上升沿触发， 如果CLK为低电平，不论D为高还是低电平，输出都是上一次的逻辑状态Q0.

所以上电稳定之后，clock信号是脉冲信号，给的第一个上升沿时，Q输出什么电平，那么将clock从上升沿到下降沿以及低电平时，输出的都是上一次上升沿时Q的输出电平。

您好，当上电稳定后， “如果CLK为低电平，不论D为高还是低电平，输出都是上一次的逻辑状态Q0.” 这个上一次的逻辑状态Q0，是否指的是一直不断电的时候，保持上一次的逻辑状态。如果我是第一次断电了第二次再上电达到稳定，SN74AUP2G79 芯片还能记得断电前那一次的Q0值吗

是的，指的是一直不断电的情况下，上一次的逻辑状态。

如果断电了，没有记忆功能，是无法记得断电前的那次Q0的值的。

那么就有下面这个问题，断电后再次上电使用的是CLK是L的状态，那么此时的Q0是什么状态？这个Q0没有参考

此时，我将D和Q端上拉到高或者下拉到低会不会使Q0为确定状态