请问一下，TXS0108标注支持Push pull速率最高到110Mbps。但是根据手册实际描述，one shot模块的稳态时间为30ns，在30ns时间内，其控制的MOS管会保持打开，那么理论上来说如果速率超过33Mbps（数据脉宽小于30ns），不就会出现上下MOS管同时导通的情况吗？以及速率超过66Mbps时（数据脉宽小于15ns），上下管永久导通的情况出现。所以请问这个速率实际是怎么计算的，与这个30ns的one shot稳态时间存在矛盾吗？
您好，通常我们使用传输延迟tpd（+10%）的倒数来估算这类器件的data rate，判断器件是否能支持信号速率的时候，如果实际信号的data rate远小于根据tpd计算的速率，那么肯定是支持的，尽量是留有一定的余量。
影响data rate有很多因素，比如输入信号的敏感度，输出边沿速率等。
TXSxxx的原理内部是one shot电路， 在开关期间(根据 VIH 和 VIL 电平)在大约30%至50% Vcc 的范围内检测到上升/下降沿，会激活one shot 电路，从而将输出短接至 VCC 或接地以实现高电平或低电平的切换。具体工作原理我们可参考这篇TXS电平转换的user's guide：
您好，非常感谢您的指点，但是我还有一个疑问。
举一个例子，在1.8V转3.3V的应用中，tpd_max是7.3ns，onshot的稳态持续时间是30ns。假设数据脉宽是15ns即66.66Mbps，小于手册描述的110Mbps。当上升沿到来时，OS3有效P2导通，输出短接到VCC，同时oneshot保持30ns；15ns后下降沿到来，OS4有效N2导通，此时P2和N2同时出现导通状态，VCC短路。
请问这种情况会存在吗？或者对于TXS芯片来说是怎么规避的呢？
非常感谢您的回复。
所以我们在实际使用的情况下，应该尽可能规避手册上提到的30ns稳态时间，还要考虑一些其他因素，比如Translator模块的delay以及数据的rise/fall time，同时保留一些设计裕量，实际数据速率是会远远低于手册100Mbps吧？
您好，
还要考虑一些其他因素，比如Translator模块的delay以及数据的rise/fall time，同时保留一些设计裕量，实际数据速率是会远远低于手册100Mbps吧？
您考虑的很全面，data rate确实和很多因素有关，比如您提到的delay，rise time /fall time. 所以我们如果根据delay 的倒数计算出来的值其实是偏小的，但是对于TXS0108来说，可以支持的Push pull和open drain的速率，已经把这些因素考虑进去了，push pull能支持到110Mbps，实际也是能支持到这个速率的。
