您好，目前我们在对CD4013B的仿真及测试过程中发现，CD4013B芯片的标称静态功耗为＜2uA，实测静态功耗（只给电源管脚供电，其他管脚悬空测试）为831uA，为什么会出现这样的差异？测试环境：供电电压12V,常温环境下测试。项目紧急，望早日答复，感谢支持。
Amy您好，
我按照如下应用对芯片功能性能测试无异常，但静态功耗偏高
想排除其他部分电路原因，单独拿出一颗全新的芯片进行测试，仅给芯片电源管脚供电：14脚：接12V电源 ；7脚：接地；其余管脚悬空。
测试结果为831uA，与手册宣称偏差较大。
另外您提到的”截图中测试条件，输入并不是悬空的这一点“，我参考了手册这部分的数据，但需要按照我的实际应用场景来测试，这两个场景存在这么大的静态功耗差异的原因是什么？是否是正常的现象？
感谢您的支持，期待您的答复。
祝好。
另外再补充一下，出现这个现象之后考虑通过电源控制来解决静态功耗偏高的问题，仿真电路如下：
实际测试整个电路的静态电流小于100nA，满足设计要求，但电路较为冗杂且按照手册描述，15V条件下，静态电流4uA左右可以满足设计要求，故提此问题，希望能够得到解决，望知悉。
期待您的回复。
祝好。
CD4013B是CMOS输入器件，其输入结构如下截图所示，CMOS输入器件输入端不能悬空，否则的话，输出可能会振荡或有大电流流过而烧毁器件，具体原因如下：
CMOS输入结构是由一个到VCC的p-通道和一个到GND的n-通道组成，如上图所示。低电平输入时，P通道晶体管打开，N通道关闭，导致电流从VCC流动，并将节点拉至高电平。高电平输入时，n通道晶体管打开，P通道关闭，电流流向GND，使节点处于低电平。在这两种情况下，没有电流从VCC流向GND。但是，当从一种状态切换到另一种状态时，或悬空的输入脚耦合了周围的电磁干扰产生不确定输入时，输入会越过阈值区域，导致N通道和P通道同时打开，从而在VCC和GND之间生成电流路径。此电流浪涌不仅会增加功耗而且还可能烧毁器件，具体取决于输入处于阈值区域(0.8 V至2 V)的时间长度。
因此，CMOS输入器件输入端不能悬空，未使用的输入必须保持在VCC或GND 以确保设备正常运行。更多信息见：Implications of Slow or Floating CMOS Inputs
