This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] OPA2328:DSBGA24(YBJ 封装)跟随器削波问题 — 是否有任何可能的生产原因?

Guru**** 2511985 points
Other Parts Discussed in Thread: OPA2328, OPA3S328

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1562193/opa2328-dsbga24-ybj-package-follower-clipping-problem---any-possible-production-causes

器件型号:OPA2328
主题中讨论的其他器件: OPA3S328

工具/软件:

您好、专家、

我的设计使用 OPA2328 本质上是作为低驱动强度 15MSPS DAC 的“负载隔离“电压跟随器、因为它具有良好的规格和注明“单位增益稳定性“的数据表。 遗憾的是没有时间进行 EVK 测试或大规模电路板、因此我们需要采用紧凑的焊盘中孔电路板设计、才有机会实现演示死线。

现在我们看到、如果我们将一个整洁的 500mVpp 正弦馈入焊球 E1 的“+in A“、将 500mVpp 余弦馈入焊球 E3 的“+in B“(在应用板上的馈入电阻上测量)、则焊球 A2 上的“out A“直接穿过焊球 A1(“-in A“)、焊球 E2 上的“out B“从封装排布、返回到硬焊球 A3“输出、 从 0V 至 3.3V 电源轨完全摆动、无法找到正弦。

在外部光学检测 中、芯片的对齐情况似乎是正确的:与功能相比、似乎所有芯片都放置在同一位置、以便其中间与封装中的“漏球“对齐。

芯片上的点标记出现在封装上的 A1 焊球上、数据表似乎强烈暗示这是正确的(也是标记 BGA 的唯一合理方法)。

我和我的同事似乎找不到设计中的任何错误、直接将电路板的封装尺寸与数据表第 4 页的焊球图“顶视图“进行比较:

https://www.ti.com/lit/ds/symlink/opa2328.pdf

当信号被施加(在芯片 A5 焊球旁边的去耦电容器上测量)时,芯片会在各种板上整齐地获得 3.34V +/–20mV 的电压,该电压应完全在其工作范围内。

 

假设我不是第一个使用 DSBGA24 封装到 OPA2328 的人,我认为在生产中出现了问题。

我们还将进行 X 射线检查、但这需要一些时间、所以我想问是否存在任何可能导致内部压力的已知生产风险?

例如、此封装是否对由于焊盘中过孔回流而可能使用的高或长回流峰值特别敏感?

我很快就认为它可能是偶然的 OPA3S328、但芯片上的印刷版似乎是 OPA2328。 如果是 OPA3S328 来解释它、因为这样:

余弦进入“+IN B“

正弦进入“-IN B“

放大器 B 的输出从“OUT B“变为余弦通道的输出、并进入“+IN A“  

然后、“OUT A“就像预期的那样通过“-INA"路“路由、使该输出成为一个电压、然后是另一个输出信号

这与余弦输入的相位不完全匹配、但在第一看来、它在示波器上看起来像这样、两个输出在正弦/余弦截距上从 V+到 V-会很硬摆动

但随后、一批 OPA2328 实际上已经被误码了。 “你听我说。“ (尽管我强烈推荐 3S328 引脚排列、因为与奇怪的 OPA2328 引脚排列相比,布线更为简单)。

等待 XRF 扫描时、我们欢迎您的任何想法。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Robert:

    感谢您为调试此问题所做的所有工作。

    您能告诉我 OPA2328 电路的原理图和布局吗? 还请发送示波器屏幕截图、说明您观察到的内容。 我接着向您发送了一个朋友请求、以便您可以通过消息私下与我分享。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我会找到您的请求并向您发送一些信息。

    我不能分享整个原理图、因为某些器件包含工程信号的硬件专有处理、但相关位应该足够简单、因为跟随者电路没有什么特殊之处。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Robert

    感谢您为调试问题所做的所有努力。  不幸的是,你的直觉是正确的。  以某种方式将包的错误图像加载到此数据表中。  因此问题不在于您的设计、而是引脚排列。  如您所怀疑的、引脚排列是您一直希望使用的引脚排列(请参阅下图)。  我们将尽最大努力尽快在网络上更新此内容、我们对您和您的团队造成的问题感到非常抱歉。  

    Chuck  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请确保在 PCN ASAP 中解决此问题、因为它们正在积极销售。

    我们(我是一个年轻的初创企业)不确定我们是否能够及时从这种影响中恢复、因为它是我们设计的信号输出流的基本部分、很明显、在密集设计中、BGA 几乎不可能返工。

    当我们在演示截止日期内重新放置 20 块电路板以及最后一笔预算时、我们将不得不进行虚张声势。

    如果能够防止这种情况发生、我不想看到其他人。