This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV7011:仿真模型阐述

Guru**** 2513195 points
Other Parts Discussed in Thread: TLV7011

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1562964/tlv7011-simulation-model-clarification

器件型号:TLV7011


工具/软件:

尊敬的专家:

您能帮助我们解决这个模型问题吗?



e2e.ti.com/.../TLV7011_5F00_sim2.TSC

如您所见、TLV7011 的电源固定为 5V、通过将输入 IN+和 IN-分别连接到 Vcc 和 Vee、不会超出共模(虽然这是比较器,但 CM 可能不是问题)。

无论 VG1 电源如何变化[(0 到–5V @ 1ms)、然后(–5V 到 5V @1ms)...在上述设置下、输出应始终等于 Vcc。

因此、应预期电压表(偏置)始终等于零(因为 Vout 应等于 Vcc)。

但结果却不同:

您能支持这个问题吗?

此致、
阿奇·A·

PS: 此应用用作 PMOS 1.8V 电源轨开关的栅极驱动器。 比较器的负电源轨 (V-) 由电荷泵逆变器驱动、以便为 MOSFET 提供足够的栅极驱动。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Archie、

    该模式会执行测试。 如模型文本中提到的那样。

    如果输入或电源轨超过绝对最大限值、输出将浮动在 1/2 Vs
    *如果一个或两个输入超出 common 模式限制,输出将浮动在 1/2 Vs

    接地端和比较器之间的断开似乎混淆了该测试。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ron:

    这是否意味着该仿真约束没有解决方案? 在内部断开系统的模型 GND 并将其参考到其 Vee?

    谢谢你。

    73、
    阿奇·A·

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Archie:

    我通过编辑.lib 文件快速解决了这个问题。 我继续并修正了两个问题:

    -输入范围块具有以 V-和 V+为基准的数字逻辑。 这是模型中的一个已知问题;我一直在慢慢地通过模型修订修正此问题。

    -电源范围块具有以 GND 为基准的最小 VCC (0) 、而最大 VCC 以 V-为基准。 我不知道这个问题在模型中,但我继续,在这里解决了这个问题。

    e2e.ti.com/.../7484.TLV7011_5F00_sim2.TSC

    下面是仿真:

    VCC 偏置仍然有点奇怪、但现在电源电压范围和输入范围块正常工作、输出应该跟踪 VCC。

    如果您在我的更改中遇到任何问题、请告诉我。 我会尝试自己查找问题、但在更改后很难对模型进行广泛验证、因为我无法找到此模型的未平坦网表。 我一直在通过使用.lib 引用仿真来绘制内部节点、从而进行调试。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Archie:

    您可以:

    e2e.ti.com/.../tlv7011.lib