This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPA3129D2:对模拟电源和放大器感到困惑;关断逻辑电路。

Guru**** 2560240 points
Other Parts Discussed in Thread: TPA3129D2EVM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1572078/tpa3129d2-confused-about-analogue-power-supply-shutdown-logic-circuitry

器件型号:TPA3129D2


工具/软件:

大家好、我对所有这些都很陌生。

我将通篇引用 TI 数据表。

我的困惑源于引脚说明的措辞。 对于 SDZ 引脚和其他逻辑引脚、其读数为“符合 AVCC 的 TTL 逻辑电平“。 对我来说、这意味着我应该用 AVCC 上拉引脚。 我的第一个问题是、如何连接这 2 个 LED? 只是从 AVCC 引脚上连接吗?

我的第二个问题关于第 7.3.10 部分“短路保护和自动恢复“功能、该功能说我可以通过直接连接 SDZ 和 FAULTZ 来实现自动恢复。 我的问题是这种联系应该在哪里? 我同样可以通过 AVCC 上拉 FAULTZ 吗?

最后、我对图 36 感到困惑。 第 8.2 部分典型应用。 此处 SDZ 引脚被 GVDD 上拉。 这让我感到困惑、尽管图 28 中 GVDD 也上拉了 SDZ、FAULTZ 和 MUTE 引脚。 第 7.3.10 节. 让我感到困惑的原因是、在 GVDD 的引脚说明中指出、“不要用作电源或连接到 1μF X7R 陶瓷去耦电容器以及 PLIMIT 和 GAIN/SLV 电阻分压器以外的任何元件。“ 我想知道为什么在数据表原理图中这样使用它。 如果我无法使用 GVDD、如何将 AVCC 连接到逻辑引脚以将其上拉至高电平?

奖励问题! 如果我不打算添加静音功能、我是否可以将 MUTE 接地?

感谢您阅读所有这些内容。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael:

    我将在下面回答您的问题:

    1、TTL 逻辑是指晶体管 — 晶体管逻辑电平,通常使用 5V 电源。 2V 至 5V 被视为高电平、 0V 至 0.8V 被视为低电平。

    在这种情况下、SDZ 可以被上拉至与 PVCC 电压一样高。 需要将 SDZ 引脚拉至高电平以启用输出、因此将其连接到 PVCC 或 AVCC 是将 SDZ 引脚拉至高电平的简单方法。 您可以使用 499k Ω 等电阻连接到 AVCC。  

    2.这是一个来自 TPA3129D2EVM 的片段。 有一根跳线可将 SD 和 FAULTZ 引脚连接在一起、两者都上拉至 PVCC、但您也可以上拉至 AVCC。  

    3.我认为这是原理图中的错误,GVDD 是一个内部生成的电压电源,所以我不建议如引脚说明中所述加载它。 我会将 SDZ、FAULT 和静音引脚上拉至 PVCC 或 AVCC。  

    4.如果您不想使用静音引脚的功能,您可以将静音引脚接地。  

    此致、

    Sebastian