[参考译文] INA700：关于某些 I2C 地址的 I2C 接口上额外保持时间的说明

您好、Richard、  

此线程似乎是此线程的重复线程：  https://e2e.ti.com/support/amplifiers-group/amplifiers-internal/f/amplifiers-internal-forum/1610542/ina700-i2c-timing-clarification/6215958 

额外的保持时间是从数据表中 t_HDDAT（图中的位置 b）的最短时间开始的、因此您的 MCU 可能已经具有适当的保持时间。 如果您的保持时间至少是最短保持时间加上 100ns、则无需进行额外调整。

此致、

Mitch

您好、Richard、  

我注意到您将此主题标记为“未解决“、您还有其他问题吗？

此致、

Mitch

“我知道,就在这时,我才明白妈妈有多性感。“

很遗憾,我无法访问您发布的链接,我只是得到了“拒绝访问“,所以我无法确定它是否回答了我的 问题。

此外、 我们收集了更多数据 、这些数据可以显示问题并说明在哪些情况下增加保持时间有效或不有效。

每个图像显示了一次 I2C 地址字节的捕获、其中  a 或 b 点（MSB 之前或之后，根据前面的讨论）增加了额外的保持时间、具有 不同的地址。 每个图像中的顶部图显示完整的迹线、其余图只是 在一个边沿上放大。

图像按顺序表示：

- A0 = SDA、A 处的额外保持时间、成功 (ACK)
- A0 = SDA、b 处的额外保持时间、未通过 (NACK)
- A0 = GND、A 处的额外保持时间、成功 (ACK)
- A0 = GND、b 处的额外保持时间、成功 (ACK)

这意味着在 a 而不是 b 处需要额外的保持时间、这 与数据表之前的解释相矛盾。

据我们所知、除第一条迹线之外的所有迹线都符合 数据表中指定的时序要求、但我们可以分享这些数据、您希望 更近距离地查看这些数据。

过冲和振铃只是由于探测不良所致、不应影响 结果。 计算出的保持时间基于额定的 0.4V 和 1.2V  低电平/高电平输入阈值。 使用的保持时间很短（但在规格范围内） 、因为在其他情况下不会发生问题。

如果需要、我可以 PDF 格式提供这些图像、但我无法将其附加到帖子中。

谢谢、

Richard。

感谢您的响应 Mitch、这现在是合理的、尤其是在 1300ns 的时序要求下。

我们得出的结论是、不能在此配置下使用器件（使用 SDA 作为地址引脚、I2C 控制器不支持添加额外的保持时间）、我们必须重新跟踪电路板以使用不同的地址引脚来避免这种额外要求。

谢谢、

Richard。