This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS3251:了解如何使用 TAS3251 实现超高音频性能

Guru**** 2777545 points

Other Parts Discussed in Thread: TAS3251

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1617031/tas3251-inquiry-about-achieving-highest-audio-performance-with-tas3251

部件号: TAS3251

感谢您的支持。  
我有关于如何使用 TAS3251 实现出色音频性能的问题。

数据表第 23 页指出:

“在需要超高音频性能的情况下、FS 建议将 MCLK 与 SCLK 和 LRCK/MCLK 一起连接到器件。 应对器件进行配置、使 PLL 仅向 DSP 提供时钟源。 然后、所有其他时钟都是传入 MCLK 的分频。 要将 MCLK 启用为主源时钟、同时将所有其他时钟创建为传入 MCLK 的分频、请将 DAC CLK 源多路复用器(图 7-2 中的 SDAC)设置为将 MCLK 用作源、而不是 MCLK/PLL 多路复用器的输出。“

您能否澄清一下、实现该配置需要哪些特定的寄存器设置?

是否足以将寄存器 14 (0x0E)“SDAC"设置“设置为 011(MCLK 时钟)、或者是否需要配置其他设置以确保 PLL 仅用作 DSP 时钟源、并且所有其他时钟都源自传入的 MCLK?

提前感谢您的澄清。

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yasuhiro:

    以下是数据表中的第 24 页:

    要切换 DAC 时钟(图 7-2 中的 SDAC)、应修改以下寄存器

    •时钟树灵活模式 (P253-R63 和 P253-R64)

    •DAC 和 OSR 源时钟寄存器 (P0-R14)。

    设置为 0x30(MCLK 输入、OSR 设置为任何 DAC 源)

    •DAC 时钟分频器应为 16fs。

    –16 × 48kHz = 768kHz

    – 24.576MHz(中的 MCLK)/ 768kHz = 32

    –因此、寄存器 DDAC (P0-R28) 的分频比应设置为 32。 寄存器映射给出 0x00 = 1、因此 32 必须转换为 0x1F (31dec)。

    此致、

    Sebastian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     亲爱的塞巴斯蒂安
    非常感谢您的详细说明和计算。

    我想说明我们的操作条件、因为我们的系统配置如下:

    • Fs = 96kHz

    • MCLK = 24.576MHz (256fs)

    • BCLK = 64fs

    • 时钟目标模式

    在前面的说明中、分频器计算基于 48kHz (16 × 48kHz = 768kHz)。
    对于 96kHz 工作频率、我的理解是:

    16 × 96kHz = 1.536MHz
    24.576MHz / 1.536MHz = 16

    因此、DDAC 分频器将为 16(寄存器值= 0x0F、假设 0x00 = 1 分频)。
    您能否请确认此计算对于 96kHz 运行是否正确?

    此外、我们的目的是对器件进行配置、以便:

    • PLL 仅用作 DSP 时钟源

    • DAC 和相关时钟直接来自传入的 MCLK

    在我看来、必须设置 P0-R14 (SDAC) 来选择 MCLK、但我希望能澄清时钟树灵活模式 (P253-R63 和 P253-R64) 所需的设置来实现这种布线。

    您能否确认在上述 96kHz / 24.576MHz 配置下 P253-R63 和 P253-R64 的确切建议值?

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yasuhiro:

    我们将审查您的更新、并尽快回复您。
    请预计 2016 年 2 月的假期会有一些延迟。

    此致、
    -伊凡·萨拉扎尔
    应用工程师

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yasuhiro:

    是、该计算对于 96kHz 采样频率是正确的。  

    在 EVM 上测试此配置后、我认为无需写入时钟树灵活模式寄存器。 如果您最终遇到任何问题、请告诉我。  

    此致、

    Sebastian  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     亲爱的塞巴斯蒂安

    感谢您的持续支持。

    实施您建议的寄存器更改后、输出波形现在包含明显的噪声。 我们想确认是否需要任何其他配置或设置。

    当前条件如下:

    • 采样频率 (fs):96kHz

    • MCLK:24.576MHz (256fs)

    • BCLK:6.144MHz (64fs)

    • 已启用时钟目标模式

    修改后的寄存器为:

    • DAC 和 OSR 源时钟寄存器 (P0-R14):设置为 0x30

    • DDAC 分频比寄存器 (P0-R28):设置为 0x0F

    您能否告知是否需要配置任何其他设置、或者是否应调整上述任何参数?

    我们感谢您提供有关如何解决此问题的指导。

    此致、


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yasuhiro:

    您是通过 I2C 手动配置器件、还是使用 PPC3? 您是否可以共享该文件?

    今天使用 PPC3 快速更改时钟配置时、我短暂看到了一些失真、但这在下电上电后消失了。  

    此致、

    Sebastian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yasuhiro:

    我还会在 EVM 上遇到同样的问题。 先前复位后、寄存器 0E 返回到值 00、这就解释了失真消失的原因。 我尚未找到此问题的解决方案、我需要与团队讨论、并尽快回复您。  

    此致、

    Sebastian