你好、Ron
我是指输入失调电流与温度间的关系。
在其他一些数据表中、也提到了这一点。 例如 OPA2626
这是否意味着在 OPA2376 中可以忽略输入失调电流与温度间的关系。
实际上、我发现以下电路存在一些温度漂移。 它大约为 36uV/°C 我想将电阻更改为 10k Ω 并检查结果。
输入偏置失调电流、Ios 和 IB 每 10°C 加倍一次、因此 25°C 时的 0.2pA 会增加至 0.2pA*2^[(125C-25C)/10]= 0.2pA*2*10 = 200pA（125°C 时）。 这如下面的 IB 与温度间的关系图所示。
但是、您可能会看到输入 电流噪声密度的影响、在 25°C 下指定为典型值 2fA/RT-Hz、但最大值可能高达 40fA/RT-Hz — 如下所示。 由于输入电流噪声是温度的函数、因此随着温度的升高、其幅度也会增加。
你好
从分析可以看出、偏置电压漂移并不是来自 OPA2376 的失调电压漂移或输入偏置电流漂移。 我想这背后有一些东西。 我会试着弄清楚。 实际上、我面临的问题是电路的偏置电压漂移。 约为 36.6uV/℃。
我有 OPA2376 的基准电压和偏置电压、原始基准电压是 LM4040。
我添加了另一个电路来测量电流
如果我不注入任何电流、问题在于测量值随温度的漂移、约为 0.2bit/℃。 并使用 14 位 ADC。 因此为 36.7uV/℃。
我想了解失调电压随温度漂移的原因。
实际上、并非每个原型都能做到这一点。
你好、Ron
情况有点复杂。 我会试着简单地解释一下。 问题在于测量电路中的失调电压漂移。
I 使用 0.5m Ω 分流器测量电流。 我构建了一个 2 级增益放大器、可以在上面看到。 *10 增益和*133 增益。 这两个是采用 DFN 封装的 OPA2333。 我选择该器件是因为它为零漂移、信号为直流。零漂移是必需的、尤其是对于温漂。
上面还显示了基准电压和偏置电压。 放大器是 OPA2376、也是因为失调电压低。 OPA2376 的温漂不低。 但我认为这不是一个问题,因为它只是*1 增益。
我在未注入电流时测量不同温度下 ADC 侧的输出。 我想通过电路测量失调电压。
失调电压的测量直接由嵌入在 Micro 中的 ADC 进行、后者是一款具有 3V 基准电压的 14 位 SAR ADC。 我直接读取 ADC 值（4000 个样本的平均值、2kSPS、总共 2 秒）
I measurement 23 个样本、其中 2 个具有典型的温漂。 它为 0.229 位/℃μ s
这是一个结果
另一个错误样本是
因此、我需要全面分析整个电路的温漂、包括基准电压、偏置电压和测量电路。
我还会对坏样本进行一些测试、这是有原因的。
谢谢！
理论上的薄弱点似乎是 LM4040 的温度系数声明。 ADC 3V 基准是否随温度变化？
ADC 有 3V 基准；该基准是否与 LM4040 3V 相同或不同？ 如果相同,那么 LM4040 的临时 co 不再是我的问题。
通过 ABA 交换 OPA2376 或其他元件、应说明哪个元件是主要原因。
LM4040 表示它在使用所有电容器时都是稳定的。 如果拆下此盖、可能会更稳定。 这可能不会有所帮助、但这是一个简单的测试。
LM4040 的 1.5V 分压器和 ADC 必须具有相同的接地电压、这一点很重要。
你好、Ron
感谢您的提醒。
通过 3V 的输出确认了该问题。 输入电压 REFIN 在 80℃ 下非常稳定。 2.9995V 至 2.9999。
但输出电压 3V 不太稳定、为 2.9981V（室温）、2.9947V (80℃)。 获得额外的处理。 它显然已降低。
但 1.5V 的输入和输出似乎稳定。
原因在于共模电压。
当我们讨论失调电压漂移时、也许我们谈论的是 VCM = V+–1V (3.3-1=2.3V)
当 VCM = 3V 时、温漂不是 2uV/℃μ s。
您能否证实这一点？
提前感谢！
你好、Ron
由于负载电容器为 10uF、该电路是稳定的。 它不在我提出的论坛原理图中。
...
在正电源轨的 1.3V 范围内、OPA2376 和 TLV2376 的直流和交流规格要差得多。 对于温漂、情况尤其如此、温漂增加到 25uV/°C — 请参阅下文。
因此、接近正电源轨、我建议使用 OPA2392。
你好、Ron
下面是 pspice 得出的仿真结果。 峰值小于 1.3V。 即曲线相位裕度与交流峰值之间的关系。 我认为相位裕度> 45°
我将在星期一上仔细检查它。
你好、Ron
是的、我使用 PSpice 进行仿真、结果是类似的。
但是、我按照 sbou1173 的设计步骤操作、并使用检查闭环峰值来确保稳定性。
其实,我不知道为什么这个问题。
瞬态仿真显示电路具有 58%的小信号过冲、远高于建议的 25%最大值 — 请参阅下文。
交流稳定性分析表明、电路仅略微稳定、具有 22 度的相位裕度、远低于建议的最小 45 度。
ii 全部意味着、由于晶圆制造厂工艺变化、相位裕度可能会下降 20 度、电路可能完全不稳定、或者其设置时间可能 非常长。 这是您应该改用 OPA2392 的另一个原因 — 请参阅下面的。
话虽如此、我也会将 Riso 增大到 5 欧姆、将相位裕度的下降提升到 25 度以上 — 见下文。
你好
我在 pspice 中进行瞬态分析并得到以下结果、但结果与您的结果不同。
0.164/3.036 = 0.054
我不是挑战你的结果。 我只是想找出工具之间的差异。
对于 OPA2392、结果为
必须通过查找小信号过冲来确定瞬态稳定性分析 直接放在运算放大器的输出端 而不在 隔离电阻器的另一侧（右侧）-请参阅下文。 此外、请注意、两个不同节点之间的响应时间缩短了 10 倍 (100us/div、而不是 1ms/div)。
58%的小信号过冲与 22 度相位裕度的理论值非常吻合 — 见下方。
你好
非常感谢您的解释。 我得到了与你们类似的结果。
...
我认为这是一种通过过冲验证相位裕度的方法。
不过、我看到的是相位裕度与过冲间的关系
测量过冲的方法似乎与您的方法不同。
另一种方法是使用交流峰值。
您能举个例子吗？
谢谢
基于过冲的稳定性分析只能在线性操作下确定（使用 10mV 或更低的小信号输出）。 使用 1V 信号（如下所示）会强制输出转换并导致非线性操作、但这不能用于得出系统稳定性结论。 
上面的主题已经展示了如何通过仿真相位裕度（最小 45 度）和通过小信号瞬态分析（最大 25%过冲）确认运行稳定来验证稳定性。 就过程而言、首先需要通过迭代其值来确定最小 Riso 值（无双反馈）、因此 AOL*Beta（在 Aol 和 1/Beta 的交点处）的相位裕度至少为 45 度、而相位裕度（在任何频率下）的下降都高于 25 度 — 见下文。
接下来、您需要添加双反馈 、最初设置 CF =~C2/100 和 RF =~Riso*1000、并根据需要对元件值进行可能的迭代、以满足前面讨论的总体稳定性要求。
有关电路稳定性的更多详细信息、请查看随附的演示文稿。
你好
我认为关键点是确定零点频率。 在文档中、频率似乎选择为 20dB。
但在您的仿真结果中、您似乎没有选择 692Hz 或 545.8Hz、所选频率为 1/(2*PI*R*C)= 3183Hz
请告诉我您是如何选择频率的
关键是要了解解决稳定性问题的方法有多种。 上面我展示的方法依赖于优化相位裕度、而上面提到的方法是在输出端施加大电容负载（无 Riso）、从而在 146.5kHz 处产生第二个极点、然后使用该方法反算内部输出电阻 Ro。 知道 Ro 是什么后、可以使用它 在 Ro/10 和 Ro 之间选择 Riso。
请阅读以下设计步骤。
选择 Riso=Ro 将导致系统非常稳定、因为在极点频率的 2 倍内发生零点消除、而使用 Riso=Ro/10 将第二极点与零点消除的频率差分开 10 倍（请参阅下面的公式）；但是、这可能会导致相位过度下降、这就是需要通过迭代来尽可能减小 Riso 而不允许相位降至 25 度以下的原因。 -请参阅下面的公式。
请注意、相位骤降与相位裕度不同。 相位裕度在 Aol 和 1/Beta（建议最小值为 45 度）的交点处确定、而相位骤降可能在任何较低的频率下发生、并且至少需要 25 度 — 如下所示。
只有在使用双极晶体管开环输出阻抗 Zo 的运算放大器中、该电阻在整个频率范围内相对恒定（电阻 — Ro)。 在所有 CMOS 运算放大器中、Zo 随频率的变化而变化很大。 因此、为了确定电路的稳定性、必须使用我们的仿真宏模型、以便对所述变化进行精心建模。 下面请参阅 OPA376 Zo 与频率间的关系图。 
电路不稳定主要有两个原因：
1.Rin 与内部输入电容 (Cin) 的相互作用会导致 1/β 中出现 fz1 零点、应通过添加 CF 来增加 FP1 极点来消除该零点
2.大容性负载 (CL) 将 与内部输出阻抗 (Ro) 相互作用、形成 Aol 中的 fp2 极点、应通过添加 Riso 通过引入 fz2 零点来消除该阻抗 — 如下所示
