[参考译文] XTR200：SET 引脚在 OD 为高电平期间的阻抗。

尊敬的 Aoex：  

您能否说明一下在 SET 引脚上使用 Isense 的目的、并在左侧展示更多的原理图？ 您能量化看到的偏差吗？  

此致、
Ashley  

因此、我正在尝试创建一个经济高效的多功能 IO 引脚。 它应该能够进行低功耗 DO、AO0..10V、AO 0..20mA、AI 0..20mA、AI0..10V、 DI.

我没有太多的备用引脚和 DAC、因此我通过 PWM 创建模拟控制电压。 这意味着、它不是由基准电压产生的、而是由微控制器产生的、会受到 Vbat 变化的影响。 现在我要做的是读回电流模式下的电流和电压模式下的电压。 后者很容易。 为了读回电流、我决定检测 SET 引脚上的电压。 由于 ADC 充电电流、仅测量很少不会引入过多的误差。 我有效地尝试通过测量电流来补偿 Vbat 变化。 这就是 SET 引脚上的电压的用途。
现在、同一 ADC 应在模拟输入 0..20mA 模式下读取电流。 在这种情况下、OD 是高电平、但 FET 的栅极为 5V、流经 IO 引脚的电流将主要流经 120 Ω 检测电阻。 然后、ADC 在 I_sense 上检测电压。 现在、SET 引脚似乎消耗了一些高于 0.65V 的电流。 我通过 1.2k 电阻器两端的压降测得了这一点。 由于这种情况发生在 0.65V 左右的设定电压下、假设 SET 引脚上 FET 的内部漏极约为 0、并且 FET 反向二极管导通
我只需要知道这是给定值还是可以通过某种方式停止这种影响（例如，通过设置不同的模式或将输入端上的电压设置得更高）。

此致、

 Alex

我忘记提到 — 从我的头背面，我假设在 SET 引脚处的 2.2V 时 1.2k 电阻器上的压降约为 120mV。 因此、似乎引脚灌入了 100uA (VSP 为 24V、OD 3.3V、模式：0V、输入：0V)。

您好 Alex、  

我有点困惑、为什么您在 SET 引脚而不是 XTR 的输出端读回电流和电压？ 如果您尝试监控输出、是否在输出侧安装了负载电阻器、然后可以使用 ADC 进行监控？  

如果我有误解、请告诉我。  

此致、
Ashley

好的、所以、  

正如我提到的、我想回读电压输出模式下的输出电压和电流输出模式下的电流、以补偿我的 DAC 的不准确（因为它仅基于 PWM）。

所以,回读电压很容易:可调分压器 R12011, R12012 做了一个诀窍。
读回电流更棘手 — ADC 以 GND 为基准、因此、我需要在电流路径中使用电流镜或差分放大器以及检测电阻。 就元件数量而言、两者都很昂贵。 由于您的元件已经提供了输出电流流出组值 10%的电流镜、因此只要电流传输比准确（数据表声称是准确的）、我就可以使用该镜。 这是很好的效果,我的测量表明它是精确到 0.2 %以下。

现在、为了节省元件、我再次使用 ADC 输入 I_sense 作为 IO 引脚的“模拟电流输入“模式的电流检测。  在此模式下、OD 为高电平、Q12007 上的栅极为 5V。 在此模式下会发生如上所述的错误。

您好 Alex、  

感谢您提供更多信息。 这是一个我不熟悉的用例、因此让我咨询我们的内部团队、然后返回给您。  

此致、
Ashley

您好 Alex、  

我遇到的另一个问题是、您能否提供更多有关 2007 年第一季度连接的原理图的信息？ 如果您不想在此处发布原理图、您也可以出于保密原因通过私人消息将其发送给我。  

谢谢！

此致、
Ashley

你好 Ashley、我给你发了一个 PM。 您是否有机会澄清？  

请注意 Alex  

您好 Alex、  

是的、我收到了您的消息和原理图。 感谢您发送此邮件。 我将回顾一下、并查看我侧工作台上的 SET 引脚行为。 我认为有一些二极管正向偏置、但需要在测试中确认行为的性质。 我将在星期一 (03/02) 之前提供我的终端更新。

谢谢！
此致、
Ashley