This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV3901:设计咨询

Guru**** 2805925 points

Other Parts Discussed in Thread: TLV3901

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1625387/tlv3901-design-inquiries

部件号: TLV3901

您好、

我正在使用 TLV3901 设计硬件。
我们是在以下条件下设计电路。
1.在 VN 引脚中输入+1.0 基准电压。
2.随机摆动时、0 到+1.5V 的信号被输入到 VP 引脚。
3、CML 输出通过交流耦合输入到 Zynq (FPGA) 芯片。

有关设计电路、请参阅随附的文件。

问题

VCCI、VCCO 和 VEE 电压电平是否正确?
2.我想使用锁存功能,我该如何设计这些引脚的电路?
3.如果您有任何推荐的电路或值,请回复。

谢谢你。