https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1080422/jfe2140-jfe2140
部件号：JFE2140在我看来 ，JFE2140 提供 的特性与2SK389-A 或 LSK389-A 相似或更好
因此，可以用最后两个(而不是用针脚固定)来代替，以获得更好的效果吗？
谢谢！
Neo，
JFE2140将在大多数应用中提供更好的结果。 虽然 JFE2140在10Hz 时的1/f 噪声略高，但其输入电容的一半与 LSK389相对。 LSK389为25pF，JFE2140为13pF，5V。 下面我们提供输入电容与 VDS 电压。 在某些应用中，输入电容将在带宽以及传感器信号衰减方面发挥作用。 输入电容越低越有利。 噪声和输入电容之间存在一种权衡。 JFET 越大，噪声越低，噪声的影响就越大，输入电容就越高。 JFE2140在这方面取得了很大的平衡。
必须注意的是，宽带噪音总体上更好。 对于音频应用，所关注的频率带宽将为25Hz-20kHz。 在该地区，总噪音对 JFE2140有利。
此致，
克里斯·费瑟斯通
嗨，Chris，这真是个好消息！
关于降低 Ciss 的 Cascode 电路，在左图中，Bob Cordell 进行了全 JFET 配置，在右侧图14B 中的 Erno Borbely 也是如此。 他们说要避免 BJT，因为他们会产生“射声噪音”。
克里斯，你对此有何看法？ 晶体管会使信号降级多少？
恩里科，
由于双极器件中偏置电流(IB)的幅度和性质较大，因此存在射噪。 如果我们看一下双极基座中的偏置电流相对于 FET 栅格中的偏置电流的相对放大率，我们可以观察到两个 µA Ω 电流与股到皮波电流之间的幅度差的顺序。
正向偏压二极管通过电荷进入 A 电势屏障而产生射噪，这包括由于 BJT 中的集电流而产生的射噪。
声噪是基电流的函数：
所有这些都可以说，是的，BJT 设备中存在声波，可以通过提供的配置避免这种情况。 BJT 比具有更高跨导性和输出阻抗的 FET 具有优势，因此可提供更高的内在增益，上述权衡是更大的 IB 和射声噪音。
此致，
克里斯·费瑟斯通
你好，恩里科，
我将在此加入此主题-
感谢您提供这些信息，我看到了 Bob Cordell 的文章，但没有看到 Erno Borbely 的文章。 我想补充的一点是，单是“个案编码”(我认为“个案编码”非常普遍)并不会降低 CISS 的级别，而是必须在与上述类似的配置中使用。 这些电路的关键在于，此案例代码配置会强制输入 JFET 上的恒定 VGD，从而有效地消除 CRSS (或 CGD)电容。 我认为这是以牺牲整编提供的输出阻抗的整体改进为代价的，但这可能是微不足道的，具体取决于配置。
关于射噪，这是与流入 BJT 基座的电流相关的噪声，通常是运算放大器中“电流噪声”的主导因素。 这种情况的影响是使用大源电阻(即输出阻抗非常高的传感器)。 电流噪声会转换为电压噪声，阻抗更高，因此，它肯定会导致高阻抗电路出现噪音问题。 这是 JFET 的主要优势，也是为什么它们经常被使用。
JFE2140有一个图形，显示了总噪声与“输入门电阻”-请注意，当前噪声*输入电阻绝不是 JFET 的主要因素。 如果您要创建一个具有通用 bjt 的类似图形，“电流噪声*输入电阻”将在1kOhm 至10kOhm 电阻后占主导地位，从而导致总噪声高得多。
我尝试了下面的图解，以帮助解释：
请告诉我这是否有帮助。
此致，
迈克
你好，恩里科，
这是我最初为 EEG 放大器做的一些模拟。 我对它们进行了修改，以用于移动磁铁放大。 您可以轻松地将 JFE2140放入 simu 中：
e2e.ti.com/.../eeg_5F00_lsk489_5F00_phase.TSC
e2e.ti.com/.../eeg_5F00_lsk489_5F00_phase_5F00_1.TSC
凯
你好，恩里科，
简单图像没有显示任何相关的变化：
唯一的缺点，如果是，可能是由于 JFET 的制造公差，电阻器必须为每个电路校准2mA 电流。 但在你的情况下，这不会起到任何作用，对吗？
不要误解我的意思，如果输入信号要大得多，简单的电阻器(而不是电流源)将不再起作用，如上所示。
凯
恩里科，
我们有一份由我的 Burr Brown 导师和同事创建的培训 PDF 文件。 本文介绍了双极放大器，CMOS 放大器和 JFET 放大器之间的一些取舍。
https://training.ti.com/sites/default/files/docs/Op%20Amp%20Tech%20Overview_0.pdf
最后，不同拓扑之间有一个很好的总结。需要注意的一点是，JFET 需要负 Vgs 来调节源通道的漏电，从而确定当前 ID。 这是设计输入后后续阶段的一个挑战，因为 BJT 在设计上可以更轻松地发挥作用或更好。 更好的是，BJT 阶段可以提供更高的增益。 JFET 提供了高输入阻抗和低噪声的独特组合，非常适合输入级，在设计中使用双极级之前，将信号提升到高 SNR。 有许多权衡需要考虑。
以下是我们的一位高级工程师撰写的另一份应用报告，其中讨论了输入阶段拓扑之间的权衡。
此致，
克里斯·费瑟斯通
你好，恩里科，
在以下模拟中，模拟电路的输入电容。 我用1mVpeak 刺激但不同的直流输入电压来完成此操作，以显示输入电容如何随着输入电压变化。 在第一个数字中，直流输入电压从-1V 增加到+1V。 第二个值为-100mV 到+100mV。 在左侧，电路显示理想的2mA 恒定电流源，在右侧显示简单的8k04电阻器：
e2e.ti.com/.../enrico_5F00_lsk489.TSC
您可以清楚地看到，输入电容的变化越大，输入信号的振幅就越大。 您可以看到，带有简单电阻器的电路显示了更宽的输入电容变化。 因此，您可以看到，一个简单的电阻器与理想的恒定电流源的作用并不完全相同。 但这种影响在这里只是微不足道的。
此模拟表明，在低输入电平应用中，恒定电流源通常可以被简单的电阻器取代，特别是当电源电压与电路中的电压一样高时。 但在高输入级应用中，恒定电流源在第一阶段绝对有意义。
顺便提一下，在集成式 OPAMP 中，第一阶段几乎总是能看到恒定电流源，因为电路必须能够在不同的电源电压下正常运行。
凯
恩里科，
你可以下载 PSpice 模型，我找到了一种在线导入模型的方法。 参见下文。 另外，我们还免费提供 TINA-TI 和 PSpice for TI。
此致，
克里斯·费瑟斯通
