[参考译文] LM319-N：LM319输出电容

你好，Hooman，

感谢您的回复。 我尚未测量到LM319与电路的其余部分断开。 比较器输出上唯一的东西是FPGA，如果我断开FPGA与主板的其余部分的连接，它对RC时间的影响确实很小。 所以我认为寄生电容有两个来源：要么是板本身(可能是线路不良)，要么是LM319。  

我们使用的上拉电阻器为4k7，与我在数据表中看到的500欧姆相比，电阻过高，但我认为这是为了降低板上的电流消耗而做出的设计选择。

电路如下所示：

我在引脚9上使用了信号发生器(方波，最小0V，最大5V)。 引脚5连接到电位计的刮水器，电位计的一端连接到5伏参考电压，另一端连接到接地。 在引脚5和地线之间还有一个100nF的电容器。 输出通过4k7电阻器连接到3V3电源电压。  

此致，

尼尔斯

您好，Niels：

听起来您运行的是LM319，总电压(V+- V-)为3.3V，对吗？ 当您使用此设备时，如果总电源电压低于5V，则没有传播延迟/响应时间的规范。 所以，我不能告诉你你你正在测量的500ns是不是预期的？

请告诉我您正在使用的电源电压和其他要求(例如集电极开路输出，偏移电压，传播延迟，功耗，通道数， 封装类型，温度范围等)，我可以将您指向一个具有指定响应时间的器件，假设电压为3.3V。

顺便说一下，如果您可以提供示波器波形，那么示波器波形将非常有用？ 我想知道您测量的响应时间是零件内固有的延迟(如下面复制的图4和5)，还是输出波形的上升/下降时间。 选择上拉电阻只会影响输出上升时间，不会影响零件的响应时间/延迟。 您是否尝试降低4.7K输出上拉以查看是否可以缩短响应时间？

您记下的引脚编号(引脚9和引脚5)用于包装内的两个不同通道/设备。  我假设您原本想说Pin 10，而不是Pin 5。  请仔细检查。

此致，

Hooman

你好，Hooman，

LM319连接至5V电源，因为输入信号可以在3V至5V之间的任何位置。 但是，输出端的4k7上拉连接到3V3电源，因为比较器的输出连接到具有3V3信号电平的FPGA。

在当前设计中，我们必须坚持LM319，因为主板已经制成。 您可以在下图中看到问题的示例。 输入由3V3脉冲驱动，而另一个输入(参考电压)约为2/3*3V3。 您可以看到数据表中提到的传播时间(这不是真正的问题)加上一条额外的RC曲线(这会导致问题)。

如果在4k7的顶部焊接另一个560R，则会得到以下结果：

因此降低电阻器对于当前板来说是一个很好的选择，但我必须研究一下这是否干扰了板上的其它块。 板上有20个这样的比较器，因此如果我将所有电阻降低10倍，电流消耗可能会成为一个问题。

对于下一代的设置，我们将实施更多的比较器，因此我们非常重视任何有关更好设备的建议。 我们需要的是比较器，具有可调跳闸电平，输入电压0...5V5和输出电压3V3。 如果有一个速度更快的设备就好了。 图腾柱输出会很好，但我想我们会遇到一个问题，因为输入电压可以高达5V5，而输出必须是3V3。

此致，

尼尔斯

您好，Niels：

因此，您关心的几乎都与您的上拉电阻(4.k或560ohm)的负载电容有关。

根据您的示波器照片估计的RC时间常数(4.7K上拉时为~400ns)，我想说您的上拉电阻器可以看到80pF总负载。

响应时间似乎不是您的问题，LM319-N可以在5V总电源下使用。 因此，无需为当前设计更改比较器设备。

您在PCB上的输出迹线如何？ 可能是因为跟踪电容，您会看到大量的负载电容。 您可以通过留下与LM319-N相连的迹线来验证这一点，但从板上移除后续阶段。 您可以移除轨迹下的地面平面，并确保其尽可能短(如果其旁边有一个)？

为了满足您未来的需求，我推荐LMV7235，它具有更快的传播延迟，RRI功能，漏极开路输出，可与3.3V逻辑连接。 请看一下。

此致，

Hooman

你好，Hooman，

再次感谢您的回复。

我一直忙于处理其他项目，所以这就是为什么我有一段时间没有回复您的最新帖子的原因。 我听从了您的建议，删除了后续阶段，并再次测量了时间。 这几乎没有任何变化，因此我所面对的电容必须是LM319的板电容或输出电容。

我现在开始设计新版本的主板。 我订购了一些LMV7235，我将考虑这些用于新设计。 这让我想知道您是否还有LM139的替代产品，我们目前的设计中也使用了该产品？ 我们将其用于与LM319相同的用途，唯一的区别是我们可以将高达30V的输入信号应用到LM319。