您好，
我目前在定制电路板上使用LMP9.2064万，为了进行比较，在LMP9.2064万 EVM电路板上使用LMP9.2064万。 EVM板和自定义板具有相同的行为和非常相似的电路设计。
在分析有效分辨率(以位为单位)后，我发现两个ADC (电流路径和电压路径)上的最低4位都非常嘈杂。 我可以对这些值进行平均计算，这很好，但12位ADC只有8位有效分辨率，似乎噪音有点大。 我以为12位ADC会有大约2位的噪声。
这种噪音是意料之中的吗？ 是否必须拆分V_DIGITAL和V_ANALOG输入才能获得更稳定的读数？ 还是125kSps的折价？
提前非常感谢
和快乐假期
Lukas Eckert
您好Lukas：
只要VDIG和VDD电源与靠近VDIG和VDD引脚的电容器旁通，则不拆分这些电源应该不是问题。 此外，REFC引脚也肯定具有旁路电容器，但这应该是EVM板的标准配置，我可以看到。
根据您的数据，您可以看到分流电压测量值为300uVpp噪声，总线电压测量值为7.5mVpp噪声。 2^4 - 1 =15个计数* 20uV = 300uV和15个计数*500uV = 7.5mV，其中20uV是当前ADC LSB，7.5mV是电压ADC LSB。
您是否测量过总线电压轨上的噪音或电流噪音？ 您的共模电压，电流值和并联电阻值是多少？ 这些都在室温下吗？ 您是否有机会将主板置于Faraday机架(金属盒)内并再次检查噪音？ 我认为这些是您可以期望的整体价值。 我不确定LMP9.2064万的内部ADC是SAR还是 Δ-Σ，但12位ADC很可能是SAR，这意味着没有内部平均值。
如果您将LMP9.2064万与非常相似 的INA226进行比较，您会发现这种内部平均值是如何有意义的。 对于INA226，内部ADC是一个500kHz，16位 Δ-Σ ADC，其中可调整转换时间(或平均值)。 在最低转换时间140us (平均约70个样本)时，输出噪声为25uVpp。 参见数据表中的下图。
将其与无平均值和8倍以上的LSB与LMP9.2064万进行比较，您可以观察到300uVpp噪声，这似乎并不不合理。
祝您一切顺利，
Peter Iliya
电流感应应用
