[参考译文] BUF802：SPICE模型中缺少针脚？

你好，Miles，  

我没有简单地放置AUX_BIAS引脚来节省空间，因为它只会与V-短路。 这也是我对组合电源引脚的推理。

模型假定默认的R_Bias = 17.8 kΩ，但我在此模型中没有建模不同的R_Bias设置。 您是否会发现R_Bias销钉有助于您的分析？ 如果是这样，我可以尝试处理它。

TEMPC引脚是我的v í naïve尝试允许将环境温度 作为电压(°C=V)输入到模型中。 最近，我学习了如何在模型内部制作温度相关的电压源，使我能够在不使用外部引脚的情况下更改不同的模型参数和温度。 因此，我将在下次更新时移除TEMPC针脚。

此致，

Sean

您好，

我了解组合电源针脚，但为什么AUX_BIAS只对V-短路？  我知道为了使用IN_Aux终端，Aux_Bias必须连接到Vs-，但引脚配置表显示您是否只想在缓冲模式下运行，然后保持其浮动。

解释：当我仅在缓冲区模式下运行模型(在其他SPICE引擎中)时，输出的偏移量相当大。  即，直流耦合快速脉冲(~350ps上升时间，然后“立即”~500ps下降时间)到输入引脚。 IN_Bias，IN_Aux，CLH和CLL全部浮动。  我不知道为什么...现在我想知道模型是否假定Aux_Bias短接至vs -...哪个可能是抵消的原因？

那么，也许我已经做出了假设，这不能用于DC耦合？   我假设该模型具有所有引脚，非常类似于第28页的示意图(图11-1)。

对于R_Bias，该值不是内置于芯片中，是吗？ 我想我在测试原理图中看到过它的外部，但我目前被锁定在TI的PSPICE之外-“机器太多...”错误- 无法准确回忆。  因此，在回答您的问题时，我会发现R_Bias和Aux_Bias是有用的补充。

谢谢

英里  

Miles，您好！

 您能否与我们共享仿真文件？ 我相信你可能不是在一个复合回路中使用BUF802和一个精密放大器来消除偏移。 否则，您将看到600-800mV输入偏移电压。

"在不需要直流精密度的应用场合或输入为交流耦合的情况下，BUF802可用作BF模式中的独立输入缓冲器。 如果所需的精度高于BUF802提供的精度，请在CL模式下使用复合回路中的精密放大器操作BUF802。'

谢谢！

Sima  

好的，在对数据表进行更全面的研究后，我发现Vos值通常为-600 mV。   我想我会掩饰一下这个问题，尽管不是很明显，输出中会出现这个输入偏移。
无论如何，回到我最初的评论，让我对这个问题有了完整的看法... 我已经重新创建了数据表图9.6 中所示的示波器输入级示意图， 由于r_bias或aux_bias的模型中没有引脚，我只能得出结论，aux_bias在电路模拟时连接在模型中(以及默认r_bias值)。
另请说明：数据表中有许多对Vocm的引用-如图6-16。  我假定Vocm的设置为零(大多数情况下)是由图7-1 (左侧)中1M欧姆电阻后面的可变电压以及图7-3中应用到IN_Aux的可变电压确定的

谢谢

Miles，您好！

  正确，除非在带有精密放大器的复合回路中使用，否则器件将具有该输入偏移电压。  

  可通过以下链接找到TI版本的PSpice： https://www.ti.com/tool/PSPICE-FOR-TI。 它是我们支持并包括TI器件的PSpice的免费安装。  

  正确，对于图9.6 ，r_Bias和aux_bias连接到VS--，Sean提到他将 R_Bias建模为等于17.8 kΩ。 但是，两者最终都连接了V形电压(负极电源的设置)。  

  对于Vocm，理想情况下，应将其设置为设备的中间电源。 对于平衡分离式电源，这将是接地。 对于单电源，则为VS+2。 这将为您提供最大输出电压范围和最佳失真性能。 但是，您可以将此引脚设置为数据表中指定范围内的任何值，即在设备导轨内外的3V。 BUF802还提供夹紧销，CLH和CLL。

谢谢！
Sima  

你好，Miles，

我406.6159万我认为406.6159万认为Vocm的设置为零(在大多数情况下)是由图7-1中1M电阻后面的可变电压确定的[引用左侧欧姆电压和Aux_3]

BUF802只需使用直流伺服即可正常工作。 由于不可避免的漂移和制造公差(对于JFET来说可能很大)，固定直流电压将无法实现。

Kai