[参考译文] LPV812：偏移匹配

Tnx、我理解这一点。

我不是一个低级芯片设计人员、因此我不知道偏移的根本原因。

我曾假设过程变化可能会导致这种情况。

实际上、如果在制造过程中考虑掩模错位、可能会导致这种情况。

但是、尽管是局部的、但对芯片另一端第二个运算放大器的影响可能仍然是相关的-相同的掩码偏差(即使是使用步进器)。

导致偏移的影响有多局部？

我很难想象这种狭隘的原因。

另一方面、我可以想象偏移量的贡献与裸片相关、例如温度。

无论如何：这一论点是明确的，它是否也是经验证的，即测量的？

是否真的没有明显的相关性？

在另一个线程中、我看到同一个晶圆上的变化(例如 AOL)可以下降到1%。  

这让我感到惊讶的是、抵消应该是本地的。

屏蔽未对齐会以几乎相同的方式影响两个晶体管、因此不会产生太多的失调电压。

据我所知、局部变化是由硅中的杂质以及蚀刻时使用的化学品变化引起的。 附近区域的差异较小。

将两个输入晶体管彼此靠近放置非常重要、因为某些运算放大器对每个输入使用多个并联晶体管并交错、因此局部变化会影响每个输入的晶体管数量相似。 例如、OPA627每个输入具有八个晶体管、采用4x4模式：

^{(来源： www.richis-lab.de/Opamp22.htm)}

正如 Clemens 所说的、 同一芯 片上两个通道的偏移或 IB (在 CMOS 中)之间绝对没有相关性、因为良好布局的所有变化都是由散射的晶圆制造工艺和/或过度蚀刻引起的。   但是、屏蔽未对齐的情况并非如此、因为两个通道的偏移将沿一个方向移位(系统误差)、并导致两个通道 都具有"匹配"、远离零。 通常、所有以零为中心的规格都没有相关性、因为它们不为零的唯一原因是由用于制造 IC 的平版印刷过程的物理限制(分辨率)控制。  因此、它们本质上是随机的、因此遵循以零为中心的正态高斯分布。

话虽如此、对于没有 IB 消除的双极输入晶体管运算放大器、两个输入(或通道)的 IB 流入 NPN 的输入端子、流出 PNP 的输入端子-在这种情况下、匹配度在10%以内(β 的双极晶体管变化) 因为在这种情况下 IB 不是以零为中心。