大家好、
我想执行信号完整性仿真、因为该部件的上升/下降时间太短了。 您能为我提供器件的 IBIS 模型吗?
或者、您也可以通知我 SPICE 到 IBIS 转换工具。 s2ibis2/3似乎过时了。
谢谢。
Yubing
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我想执行信号完整性仿真、因为该部件的上升/下降时间太短了。 您能为我提供器件的 IBIS 模型吗?
或者、您也可以通知我 SPICE 到 IBIS 转换工具。 s2ibis2/3似乎过时了。
谢谢。
Yubing
Yubing
感谢您发帖。 遗憾的是、我们没有用于器件的 IBIS 模型、并且我们创建此类模型的能力已经减弱。 我会看到可以做些甚麽,但我不能答应在短期内提供这样的模式。 关于该工具、我不熟悉它。 根据我过去创建此类模型的经验、我很难想象这种转换工具。 我认为、我们可以提供一些有关可能会添加到仿真中的输入和输出寄生效应的附加信息。 这些是特定于封装和芯片的、但我不确定我是否可以访问这些信息。 请允许我在几天内了解我可以发现的内容、我将发布任何发现。
卡盘
Yubing
很遗憾地通知您、我关于能够快速提供 IBIS 模型的假设最终是正确的。 由于我目前无法提供该模型、我是否可以提供任何其他帮助来帮助您设计您的系统。 关于器件性能的一个很好的学习方法是最大限度地减小输入焊盘上的寄生电容、以使输入电压尽可能地尖锐(尽可能干净地通过开关阈值)。 最大限度地减小输出电容也很有帮助。 除了使布线具有受控阻抗外、我们还确保输入和输出布线周围的接地覆铜具有布线本身宽度的3到4倍的间隔。 同时、我将继续寻找资源来创建 IBIS 模型、但这更是在几个月的范围内、而不是不幸的几天或一周内。 很抱歉、您需要询问、但这对您进行设计有多大影响? 您是否能够在没有模型的情况下继续。 如果有的话、我们确实有 EVM、我们也可以提供设计文件。
卡盘
卡盘
我将遵循您建议的一般布局指南。 谢谢。
对于电流设计、没有 IBIS 模型是可以的、因为输入/输出布线在布局中电气短路。 从理论上讲、我不必担心 SI 问题、但我只想确保。 但是、如果可能、我将在下次选择 IBIS 模型的器件、以便我可以执行 SI 仿真。
我想知道 TI 为何为比较器、逆变器、扇出缓冲器等数字器件提供 SPICE 模型? 我认为 IBIS 模型更适用于数字设计。
Yubing
你好、Chuck、
您能否详细说明模拟输入为何具有挑战性? 我很困惑。
Yubing