This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1133752/buf634a-wrong-pinout-in-pspice-files
您好！
我下载了 BUF634A 高速缓冲器的 PSpice 库并将其导入到 PSpice 中、但引脚似乎与良好的部件不对应。 我希望它有5个引脚(BW、V-、V+、Vin 和 Vout)、但它只有4个名为 IN+、OUT、Vcc 和 Vee 的引脚(请参阅下图)。 我想知道为什么会这样呢？
您好 Jerome、
BUF634A 模型不包含 BW 引脚功能；该模型设计用于在器件的整个频率范围内运行。 对于在"低带宽"模式下运行、使用频率为或低于35MHz 的模型将提供所需的结果。 该模型不针对 BW 引脚功能对两个单独电路建模、而是在两种工作模式下正确跟踪数据表值。
如果您注意到任何问题或与预期绩效的偏差、您可以重新查看详细信息。
最棒的 阿尔茨
感谢您的回答、
对于 BW 引脚来说足够公平。
我仍然认为 Vcc 和 Vee 引脚应该被命名为 V+和 V-以获得更大的一致性、因为这是数据表中它们的调用方式、但我明白了。
最棒的
Jerome
了解您对模型/原理图/数据表命名惯例的反馈。 根据模型框架、时间线和建模工程师的不同、模型名称与数据表名称之间可能存在完全1：1的奇偶校验。
当我们修改和生成新模型时、将使用最准确的标签、无论是根据数据表来最好地描述产品、还是在仿真中最好地描述模型。
我很高兴能在你的问题上提供帮助。
阿尔茨
