[参考译文] LMH6515：输出衰减问题

你好、Tess、

我将查看并查看我可以找到的内容。  如果需要、我可能会要求提供更多信息。  如果您要在论坛外联系我、您也可以通过电子邮件(通过目录)向我发送电子邮件。

最棒的

Alec Saebeler

大家好、Tess、

对于此电路的应用、从 FPGA 发送到 LMH6515锁存引脚的信号是什么？  当锁存信号设置为低电平时、增益开关/引脚会立即直接影响输出。  如果将这些增益值设置为低增益、 则 LMH6515将处于最低增益(由于负载引脚短接在一起、该增益非常低)。  这可以解释低输出信号。  不过，我亦会考虑其他方案。   

此外、借助输入500mVPP 信号、我能否确认信号频率为25MHz？

如果可能、您能否共享完整的原理图和/或客户提供的任何其他信息？  如果不建议在论坛上公开披露、您可以通过我的电子邮件(我的姓氏非常独特)发送这些信息。

请告诉我您希望我了解的任何其他信息。

最棒的

阿尔茨

您好、Alec、

感谢您的快速回复。  频率为25MHz。 在3.3V 高电平状态下提供锁存器。   

请为增益设置提供指导吗？ 负载在200欧姆低增益模式下短路。 我在这里有两个问题：

1. 输出与输入(500mVpp)衰减约6倍(~80mVpp)。  我发现最小增益大约为-7.7dB (最大值)、我认为输出应该大于500mVPP*0.412 (-7.7dB)=206mV。  测得的 ICC 电流为105mA。 测试条件是、我们将 GAIN _0-5引脚悬空并在 LATCH 处提供高逻辑电平。 您是否有任何测试结果可用于此条件的比较？
2. 高增益模式和低增益模式设置？  为什么下图中的 RL 介于100欧姆和200欧姆之间、我想这应该是400欧姆和200欧姆。

你好、苔丝、

感谢您提供所有其他信息！  我正在努力深入了解测试结果、以帮助我了解 LMH6515在我们的测试中的表现。  我正在研究一些关于潜在原因的想法。  此外、我将考虑您提供的值和测量值、并努力回答您的问题。

最棒的

阿尔茨

 您好、Alec、

我非常期待您的回复。 谢谢。

您好、Alec、

感谢您的回答。 使用较大的电感器值6.8 μ H 可以解决该问题。 和 数字增益引脚悬空情况下、测试的增益为-15dB (衰减约为输入的5.6倍)。 将 GAIN_4拉为高电平时、信号增益约为0dB。  

您好、Alec、

1.25Mhz 的测试似乎未通过。 请参阅以下输入和输出屏幕截图：

输入信号：Ω

输出信号：

负载电感为22uH、我们还尝试了6.8uH、输出仍然有问题。

请看一下并提供一些建议吗？ 谢谢。

你好、Tess、

我将查看并咨询我的团队。  您之前的衰减输出是否也具有此失真？  或者、自从我们审查了设计并进行了一些更改后、该波形失真是否是新的？

您提到过、您已经检查了负载电感的变化在1.25Mhz 时对电路的影响。  我将研究其他一些可能的原因/建议。

最棒的

阿尔茨

您好、Alec、  

这是我们在审查设计后对设计进行了一些更改后出现的新波形失真。

你好、苔丝、

您的1.25Mhz 输入可由 LMH6515中的高通滤波器进行滤波。  该器件具有35MHz 的数据表规格、我相信您刚才提到它适用于25MHz 的带宽。  您能否确认您的负载和带宽要求(例如通常为25MHz、但低至1.25Mhz)？  可能还有另一个 VGA 更适合您较低带宽的使用。  是否有客户需要的其他规格来告知 VGA 的选择？

此外、如果您想坚持使用 LMH6515、我可以帮助您使用输出滤波器。

我还对您从该器件获得的~7V 输出值感到好奇。  您使用的是5V 电源、可能会有一些谐振/电感使您的输出变得复杂。  您希望此设计提供哪种级别的输出电压(基于设置的增益等)？

请告诉我您的输出负载(我假设这是 FPGA 引脚？)。  从上面的线程可以看出、您在200欧姆低增益模式下使用 LMH6515。

如果您还可以提供一些背景信息来说明为何执行了1.25Mhz 测试、我也很感激。

感谢您的耐心和苔丝的详细回答。

最棒的

阿尔茨

您好、Alec、

此设计旨在实现带宽0-66MHz 输出。 负载为 ADC。 增益范围 为-10至25dB。 输出目标为 Vpp=2.2V。  我们希望继续使用 LMH6515解决方案。

我在此处附上了器件选择帖子的初始帖子、供您参考： e2e.ti.com/.../3551235

你好、苔丝、

感谢您的回答。  我将查看并尽快向您提供更新。

最棒的

阿尔茨