大家好、团队、
您能否为较大 的 RL (例如 RL>1MOhms)提供输出电压摆幅(Vo)值？
如果您提供 RL vs VO 图、我将不胜感激。
为了考虑轨到轨系统的限制、我想检查一下这个问题。
输出 会进入高阻抗输入、因此我想检查性能。
此致、
Itoh
图10未降至0mA。 但是 、推断线路意味 着器件可以达到 ±2.75V 电源轨。
TLV9002/TLV9042/TLV9052等类似器件的数据表确实显示了0mA、此时的压降为0V。
ADC 的模拟输入电容为30pF；数据表显示、它"在由低阻抗源驱动时、将提供最佳性能 、以消除由采样电容充电引起的失真。" TLV9062是这样一个低阻抗源。
ADC 的模拟输入具有可忽略不计的泄漏电流、因此 TLV9062能够在电源轨上输出电压。
唯一可能的问题是高频信号、 因为在最极端的电压下、TLV9062的输出将无法(尽快)对采样电容进行充电。 请参阅图30、并注意、它是在10pF 负载下测得的：
您使用的频率是多少？
我不是 TI 员工、该图显示了典型值。 3.3V 的拐点似乎接近166kHz。
166kHz 是采样频率还是信号频率？ 较慢的信号可以正常工作。
如果您需要 处理166kHz 信号、则应使用 具有更高转换率的运算放大器、例如 OPA2322或 OPA2320：
尊敬的 Aramaki-San：
3.3V 时 TLV9062的波形图与下面的蓝色线类似。
如您所见、在对数刻度上、这大约介于100kHz 和1MHz 之间。 这对应于316kHz。 我们还可以使用下面的公式来确定这一点。
使用该公式和该部件压摆率的典型值、我们得到大约313kHz 的全功率带宽。 因此、您的电路将能够以高达313kHz 的频率提供全输出电压摆幅。 请记住、这假定以下几点：
这对正弦图有效。
2.没有高容性负载。 重负载可能会影响稳定时间。
这使用压摆率的典型值。 在现实世界中、该值会有一些变化。 因此、最好留出一些裕度。
最重要的是、这没有考虑到相对于电源轨限制的输出摆幅。 这仅考虑速度、而不考虑输出电流/余量功能。
另外、Clemens 问了一个好问题：这是采样频率还是信号频率？
如果您有任何疑问、请告诉我。
此致、
Daniel Miller
尊敬的 Aramaki-San：
我很乐意提供帮助。 最后、我要说的是、对于放大器速度、一般建议在开环带宽曲线和运算放大器所需的最大频率之间留出40dB 的裕度。 此应用手册对此进行了详细说明(单击此处查看链接)、并在第7页底部进行了总结。
例如、TLV9062的开环增益曲线以红色显示在下方。 24.5V/V 的增益对应于27.8dB 的增益。 因此、当裕度为40dB 时、我们希望在4kHz 时开环曲线中具有大约67.8dB 的增益(假设这是所需的最大输入频率)。 您可以看到、具有10MHz 带宽的 TLV9062似乎满足此指标。
我希望我们的答案是明确的。 如果需要进一步的帮助、请告知我们。
此致、
Daniel Miller
