假设您尝试获得-1V 至1V 的阶跃、正转换会在边沿上达到1.2V 峰值、即10%过冲、0.2/2 =0.1。
如果输入在两个边沿上都足够快、则会在每个边沿上出现该过冲。 您始终可以降低激励边沿的速度以消除过冲。
此讨论将在第二天或第二天在我将在 AnalogZone 上发表的一篇文章中显示、但下面是一个有用的图、该图将小信号峰值中的 dB 峰值与过冲百分比相关联、
然后、为了在具有过冲的方波响应(OS、在0.xx 中)上针对特定的+/-Vpeak、求解+/-最终值。
本文主要介绍如何确定转换是否会破坏理想形状并进入压摆限制、但该部分是设置测试仿真所必需的。
Dennis、这个问题与我在这篇文章中尝试做的事情类似。
什么是闭环 SSBW、我在这里得到大约13.5MHz。
那么、对于峰值 dV/dT、您的.8V 阶跃会要求什么-大约为2.85*0.8V*13.5Mhz = 31V/usec、超过器件中规定的20V/usec。 sims 显示了这一点、
3.要保持在20V/μ s 的物理限制之下，请尝试将测试振幅降至400mV 或+/-200mV 步长，并查看振铃阶跃是否会产生。 我还不能在 sim 中得到该值、因为出于某种原因、它只会在衰减时保持单个过冲、但这是模型、而不是部件。
Dennis、我想我有一个问题、1kHz 太慢、无法在边缘获得足够的点以获得良好的 dV/dT。 部分正确、但无论如何-
1、转至1MHz +/-400mV 清楚地表明、具有衰减的单次过冲表示转换受限、
2、丢弃这些数据并获取 dV/dT 确实显示出一个良好的20V/usec 平坦区域、暴露模型压摆率是正确的、
3、将其降至+/-200mV 后、dV/dT 峰值下的值应变为大约0.4*2.85*13.5Mhz = 15.4V/usec 峰值 dV/dT。 但它仍然不像二阶阶跃那样振铃、
4.针对 dV/dT 提取的转储显示出 dV/dT 峰值的正确值、但没有负转换
从 SSBW 看、这实际上不是一个二阶形状-看起来更像是一个零极形状、因此这些结果可能是合理的。
您好、Michael、
感谢这个输入、我想知道常数2.85来自哪里？ (2.85*0.8V*13.5Mhz =31V/usec)
我自己做了一些仿真、结果似乎与不同的仿真方法不一致、我有些困惑、我的仿真可能有问题、请查看结果。
方法1小信号负载阶跃
我运行不同的阶跃100mV 峰值、200mV 峰值和400mV 峰值、与稳定电压相比、它们具有相同的第一次过冲15%的结果
方法2、交流扫描峰值、峰值约为2.79dB、这可以表示27%的过冲百分比
方法3、环路增益仿真 AOL 和1/Bata 若要查找相位裕度、结果相当好、相位裕度为70.51deg
谢谢
Dennis
有很多好的问题 Dennis、
我确实测试了 LG PM、也得到了70度、因此如果小信号响应确实只是一个二阶响应、则在小信号响应中不应有峰值。
我之前提到过、它看起来更像是零加上那些更高的二阶极点、从而产生了峰值。
简单来说、响应形状会得到该过冲、因为响应形状中有一个零、仔细观察 SSBW、可以发现轻微的相位超前表明、在它被10MHz 左右的2个极点覆盖之前、 因此、我告诉您的很多内容都不会直接应用、因为您的设置响应中存在该零点。 我现在不能轻松获得该情况下的峰值 dV/dt (或过冲)
