[参考译文] OPA2210：采用互阻抗配置的并联运算放大器

您好、Gerd、

即使您可以构建这样一个并联跨阻放大器、您也不会有任何好处、因为只有一小部分输入信号电流会流经每个单独的跨阻放大器。 因此、在添加来自各个互阻抗放大器的信号后、最终会得到相同的信号、但来自所有单独互阻抗放大器的噪声会增加。

以及如何在各个互阻抗放大器之间平均分配输入信号电流？

还有其他技术可降低互阻抗放大器的噪声。 提高信噪比的一种方法是增大反馈电阻器、如下所述：

另一种方法是使用 JFET 引导光电二极管的阴极(如果是在应用中使用的阴极)。 它消除了光电二极管电容的影响。 上述链接也讨论了积极影响。

Kai

为互阻抗放大器获取更低电压噪声的更直接方法是使用解补偿运算放大器、因此存在 OPA657等器件。  

您好、Michael、

是的，当然，这是最明显的事情:-)

Kai

Gert、您好！

另一个原因是最好不要将 多个运算放大器的输入和输出引脚连接在一起。 请参阅几年前 Bruce Trump 博客的第一部分：

https://e2e.ti.com/blogs_/archives/b/thesignal/archive/2013/03/26/paralleling-op-amps-is-it-possible

我是 Michael 和 Kai、如果您正在寻找低噪声、宽带宽+/-5V 电源解决方案、请使用 OPA657。 如果您不需要太多的带宽、但需要低噪声和+/-15V 电源解决方案、请考虑 OPA828：

https://www.ti.com/lit/ds/symlink/opa828.pdf

此致、Thomas

精密放大器应用工程

您好！

放大器将采用跨阻配置、但源极的阻抗不像光电二极管那样高、可用作电流源。 源阻抗约为200欧姆、并联时约为1nF。

为了避免失真、我必须将电压保持在非常低的水平(来自电源的电流是线性的、但仅在一个很小的顺从电压范围内)。
因此、我无法使用电压增益放大器、但我必须使用跨阻放大器等 C-V 转换器。

由于低阻抗、低电压噪声也很重要、因此将射频增加到某个值以上不会再降低噪声。 我需要它低至1Hz、因此这些宽带放大器的噪声太大。

在 Bruce Trump 博客的最后一篇评论中、Neil Albaugh 提到并联放大器确实可以降低噪声。

但连接时不像图中所示。 1b。 图 如果 A2获得了自己的反馈分压器、1A 就可以了。 只有在我的情况下、没有反馈分压器、只有反馈电阻器...

此致、
格尔德

您好、Gert、

多年来、我有幸与 Neil、 Bruce 和 Michael 合作。  他们真的知道模拟！

我并不反对使用并联运算放大器架构来降低噪声的想法。 多年来、使用各种音频运算放大器的实施方案很多。 我想、如果您 尝试使用具有极低失调电压的运算放大器、以避免 Bruce 提到的问题、也避免了噪声极低的问题。 通常、专为低噪声音频应用设计的运算放大  器确实具有非常低的噪声、但电压偏移等直流参数不如为精密工业应用设计的运算放大器所具有的低。

较新的 e-trim CMOS 运算放大器 可能 会在极低的失调电压和极低的噪声之间提供良好的折衷。 OPA192在室温下的额定电压偏移典型值为+/- 5uV、最大值为+/-25uV。 其典型输入电压噪声密度电压在100Hz 时为10.5nV/√Hz、在1kHz 时为5.5nV/√Hz。 您可以 在此处查看数据表：

https://www.ti.com/lit/ds/symlink/opa192.pdf

OPA192可用作四通道 OPA4192。 如果您决定并联使用8个运算放大器、则只需要两个封装器件。

此致、Thomas

精密放大器应用工程

您好！

我认为实际的运算放大器不是问题。 我在最初的帖子中提到的 OPA2210也具有5µV μ V 偏移(最大35µV μ V)。

问题是、由于互阻抗放大器的性质、反相输入是虚拟接地。 因此、连接到那里的第二个运算放大器将具有无限的同相增益(RFB/0)。
实际上、这对于任何电压噪声也是有效的、因此我前面提到过的将偏移电压归零的想法是使用一个缓慢的伺服环路来偏移同相输入、这只能消除偏移电压方面的问题(也许还有一些非常低频噪声)、 但是、高于该慢伺服环路截止频率的电压噪声仍将以无限增益放大、并使运算放大器完全饱和。

当然、第一级运算放大器面临的问题与第二级运算放大器还会在其反相输入端引入虚拟接地、从而使运算放大器1的同相增益无限大。

如果在并联运算放大器之前不将其连接为跨阻放大器、而是将其连接为反相放大器、我可以在某种程度上防止这种情况发生。 例如在信号源和反相输入之间插入一个2欧姆电阻器。

如果反馈电阻为20k、则两个运算放大器中的每一个都将产生5026的同相增益 (反相输入的接地电阻将为与200欧姆源电阻的并联连接串联的2欧姆以上、而连接到另一个运算放大器的反相输入的2欧姆为虚拟接地)。
由于两个运算放大器输出在最后取平均值、因此实际噪声增益将为2513。

等待。 如果运算放大器1的电压噪声在其输出端放大5026、则该电压噪声会出现在其反相输入端、因为同相输入端接地。 但是、运算放大器1的反相输入通过两个2 Ω 电阻器连接到运算放大器2的反相输入、而它们之间仍然连接了200 Ω 源极电阻接地。 因此、运算放大器1的噪声电压(分压器2和200欧姆)的0.99倍馈送到运算放大器2、有效源电阻为3.98欧姆、从而导致运算放大器2的输出负增益为5025。

因此、总噪声增益将为0.5、而每个运算放大器输出端出现的噪声和失调电压将约为实际噪声和运算放大器失调电压的5025倍。 35µV μ V 失调电压意味着176mV 的输出失调电压、可在+-14.5V 输出电压范围内耐受。 35µV Δ V 也是最大失调电压匹配、因此不必增加第二个运算放大器的影响。 增益为5025时、带宽约为3.6kHz、从而产生132nV rms 宽带噪声。 将峰值因子取10、这会使1.3µV pp 加上0.1至10Hz 的0.09µV pp 噪声、一个运算放大器电压噪声产生的每个运算放大器输出上的噪声将为7mV pp、甚至远小于输出偏移。

这是疯狂的。 我必须对其进行仿真。

这种方法的缺点是、组合放大器的输入阻抗不再像互阻抗配置那样为0欧姆、而是1欧姆。 因此、我必须检查这对于失真是否正常。

如果上述示例中各个运算放大器输出的最大扰动为183mV、则问题是、我是否可以牺牲大约1.8V 的输出电压范围。 如果是、那么我可以使用0.2欧姆而不是2欧姆、并组合得到0.1欧姆、远小于互阻抗配置的理想0欧姆。

还有人和我在一起？ 如果是，请举手:-)

此致、
格尔德

您好、Gerd、

您能否发布显示您计划做什么的原理图？

Kai

放大器是正确的器件、由于电流噪声乘以200比电压噪声小一个数量级、并联噪声可降低总体噪声、尤其是在1Hz 左右。

Gerd、您好！

我采用了您的基本 OPA2210 TINA 电路、并将输入 VCVS 更改为交流电流源。 否则、电路的高电压增益会导致输出达到电源轨。 然后、我使用一个 OPA2210运行输出噪声仿真、然后使用八个 OPA2210运算放大器直接并联进行第二次仿真。 仿真电路中的噪声源是不相关的、正如预期的那样、Neil 的并联运算放大器配置可显著降低输出噪声。

此致、Thomas

精密放大器应用工程

e2e.ti.com/.../OPA2210_5F00_Noise_5F00_eight_5F00_OPA.TSC

尊敬的 Thomas：

是的、由于放大器的输入失调电压、输出进入饱和状态。

我通过在 控制 VCCS 的电压源中添加5、00429uV DC 来处理这一问题(我想我本来可以修改 OPA2210模型定义中的失调电压、 但我只是进行了直流扫描、并在运算放大器输出接近零的地方使用了直流电压)。

遗憾的是、我的 VG1源的直流偏置电压未显示在原理图中。

我想知道使用交流电源是如何防止运算放大器达到饱和的、但它似乎可以用于您的仿真。

但请稍候。 当我打开反馈环路以测量相补角时、我执行了上述操作。 在闭环情况下、仅一个运算放大器的输入失调电压不应使输出饱和。 或者、您在开始时使用的电源中是否有默认的1V 直流电？

无论如何、您可以确认并联运算放大器可将噪声降低约2.5倍(在闪烁区域、运算放大器噪声在源电阻器噪声中占主导地位)。

现在、现实生活中的问题是、我既不能交流耦合运算放大器(因为我需要直流信号)、也不能为每个并联运算放大器分别将直流失调电压设置为亚纳伏精度。
如果您单独改变8个运算放大器的输入失调电压、您可以仿真实际发生的情况。

此致、
格尔德

尊敬的 Thomas：

您还想了解一下、如果并联运算放大器具有与实际情况类似的不同输入失调电压(和噪声)、如何在该电路中使用它们吗？

此致、
格尔德
附注：
我可能会切换到 OPAx211、因为在10Hz 及更高频率下具有更高的带宽和更低的噪声。 但是、即使它具有更高的噪声电流、但整体噪声也可以从其中的两个并联噪声中受益。

您好、Gerd、

您感兴趣的频率范围到底是多少？

Kai

尊敬的 Kai：

从0.1Hz 到1MHz。

100kHz 至1MHz 更适合拥有、并且不需要完全平坦。

此外、虽然0.1Hz 至1Hz 的噪声频谱密度应该很好、但1Hz 以上的噪声更重要。

此致、
格尔德