你好,先生
在使用 TLV9064时、我们发现输入失调电压问题、是否有消除该失调电压的建议? 请提供建议
Yihung
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好 Yihung、
感谢您提供的额外信息。 您能否显示输入的原理图? 我只是想确保我理解正确。 当 PMOSFET 关断时、同相输入是否连接到 GND?
如果不是、一个良好的运行测试将使器件保持通电状态、但将同相输入接地。 然后、查看 NPN 是否一直尝试开启。
此外、对于其中的一些设计、我在设计中看到了反馈电阻器。 我认为这有助于保护输入免受大电流的影响。 您可能需要考虑实现反馈电阻器。 请参阅 本文档的电路36 - 38。
此致、
Daniel
您好 Yihung、
这样做会使 NPN 完全关闭变得更困难、甚至不可能完全关闭、并且会改变您的可用运行区域。 原因是节点1不能变为0V。 如果节点1变为0V、这意味着电流必须从 V_MCU_3V3通过电阻器流经节点1。 但是、该电流也必须流经反馈电阻器和 Rs、这意味着会产生压降、从而防止节点1变为0。
我还制作了一个 TINA 文件来展示过程。 这是电路。 首先、您将看到没有额外电阻器的输出电流。 其次、您可以看到如果您放置了电阻器、会发生什么情况。
此致、
Daniel
Daniel
您是否意味着如果我们添加节点1电路、则意味着 TLV9064引脚2不能再为0V? 对吧? 有什么副作用吗? 意味着 TLV9064引脚2上始终存在2mV 电压、引脚1为0V、是否有任何副作用?
您能否帮助我将 R1中的电阻值更改为147K、R2为100 Ω/R3为1 Ω、并为我再次进行仿真? 您放置的电阻值似乎太大、因此当输入 Vg1低于2.6V 时、不存在输出电流。
Yihung
Yihung
您好 Yihung、
我对这种混乱深表歉意。 我错误放置了电流探头、然后误解了结果。
我像以前一样重新运行了仿真。 这次、我测量了 IN-引脚和输出引脚上的输入电压。 我还测量了流经负载(R4)而不是通过 R3的负载电流。 现在您可以看到下面的新结果。
您可以看到、晶体管确实完全关闭。 发生的情况如下。 R1、R2和 R3创建了接地的电流路径。 这会导致 IN-引脚上的电压为~3.3V。 当 VG1 <~3.3V 时、放大器充当输出低电平或接近0V 的比较器。 这会进入晶体管的栅极、而不会打开。 因此、电流可以忽略不计。
当 VG1 >~3.3V 时、放大器的输出可以上升并打开晶体管。 这会创建负反馈路径、以便电路可以按预期工作。
如果这毫无意义、请告诉我。 我已经包含了用于运行仿真的 TINA 文件、以防您想自行调整值。 如果您愿意、我还可以运行进一步的仿真来减小 R2。 我想这将是下一步。
此致、
Daniel