This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMV761:LMV761输出抖动问题

Guru**** 2390735 points
Other Parts Discussed in Thread: LMV761
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/956460/lmv761-lmv761-output-jitter-issues

器件型号:LMV761

您好!

我正在进行一项设计、该设计还包含一个由3.3V 电源供电的 LMV761器件(SD 引脚连接到同一电位)。 在同相输入上、我有一个来自运算放大器输出的直流电压、在反相输入上、我有一个基准三角信号(在微控制器中生成)、从0V 上升、无偏移。 我对该电路进行了一些测试、发现比较器输出在某个三角频率下的抖动- 2.24kHz。 还会检查其他一些较高的频率、抖动消失。  

值得一提的是、Vdd 通过与100nF 并联的10uF 去耦。

这里可能会发生什么情况?

提前非常感谢您的任何建议和想法!

Matei

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Matei、

    如果您在 特定频率范围内获得"抖动"、则通常会指向电源、接地或输出迹线中的某种系统谐振。 此类问题通常与布局相关。

    LMV761具有快速输出上升/下降时间(2ns)、因此必须将其视为高速数字器件、并提供您对500MHz 数字器件采取的所有预防措施。 紧凑的布局。 良好的电源旁路、实心接地、短迹线...正常工作。

    尝试在 V+和 V-引脚之间直接添加1000pF 电容。 如果要驱动长输出波形(>10cm)、则在输出端添加10至50 Ω 串联电阻、以帮助抑制任何波形反射。

    输入电压是多少? 3.3V 电源上的输入范围仅为0至2.1V。 确保所有输入、包括任何"反射"、都不超过这些限制。

    您能否提供原理图?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Paul、

    非常感谢您的评论!

    V+的最大值为1.4V 或1.5V、三角波的峰值为3.3V、因此我似乎超过这里的三角波、对吧? 需要减小三角形。

    除此之外、请找到比较器布局区域的夹子、我尝试指出这里的所有元素、假设这里有用于2引脚接头的跳线。

    这是一个2层设计、因此在下面只有相应的接地平面。

    谢谢! 此致!

    Matei

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Matei:

    在这里、一个分离的接地层根本不好、这是因为信号高频分量的接地回路电流必须经过一段过长的路径返回源。 这将导致振铃和谐振,就像您观察到的一样:-)

    一种补救方法是在信号路径中插入串联电阻器。 尝试100...1000R。 这至少会将振铃抑制到一定程度。 但更好的方法是仅使用一个实心接地层。 尝试将模拟组件和数字组件移至彼此不干扰的区域。 但仅使用一个实心接地层。 不要忘记信号线路中的串联电阻。 它们不仅可以防止振铃和谐振、还可以在快速信号的边缘限制电流尖峰进入杂散电容。 这有助于保持信号接地清洁。

    数字和模拟芯片的 RC 和 RLC 滤波器等电源电压滤波器也可以极大地帮助保持信号接地清洁。 这在精确的混合模拟数字设计中尤为重要。

    Kai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的支持、Kai。

    此致、

    Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kai、

    非常感谢您的建议!

    事实上、根据我展示的布局屏幕截图、已经有了一个板、因此我现在可以做的事情不多。 我完全同意只使用一个 GND 平面、这显然是一个错误。 我将在下一个修订中对其进行更改。 但是、我可以按照您的建议在比较器输出和三角输入上添加串联电阻。

    另一个需要提到的问题是、三角形是由 DAC 生成的、由于分辨率的原因、三角上升和下降的小步长在一定程度上可以看到(只有12位)、这可能会导致 COMP OUT 的寄生开关。 这是一个有效的理论吗?

    谢谢! 此致!

    Matei

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Matei:

    我正在研究您的 DAC 问题的答案。 我希望您将在星期三11月18日的工作结束前收到回复。

    此致、

    Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Matei:

    为了进行简单的测试,您可以通过某些电线连接(每厘米或每厘米)将两个接地层连接在一起:-)

    最好在印刷电路板的两侧执行此操作。

    Kai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的意见 Kai。

    Matei、

    我仍在寻找您问题的答案。 同时,我建议尝试启先生的建议。

    此致、

    Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Kai、Joe! )

    我当然会这样做。  

    期待收到意见、希望了解 DAC 的分辨率(12位、3.3V 基准)是否会在 COMP OUT 上导致一些抖动和不稳定。

    此致!

    Matei

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Matei:

    如果不知道原理图、就很难回答这个问题。 话虽如此,众所周知,控制环路内显示单精度误差超过1LSB 的 ADC 或 DAC 甚至会导致失望:-)

    Kai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的支持 Kai。

    Matei、我还认为、如果原理图已知、您的问题会得到更好的解答。 我建议对您的电路进行仿真、以便更好地预测 DAC 是否会影响您的比较器输出。

    此致、

    Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Matei

    此帖子没有其他输入、因此将关闭。  如果您需要进一步的支持、请随时回复或打开新帖子。

    谢谢

    卡盘

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢!  

    目前还可以。

    此致!

    Matei