请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:OPA564-Q1 主题中讨论的其他器件:AFE032、 OPA564
您好!
Iflag 引脚上的"高电平"表示电流限制何时超过电流限制。 过流事件和 Iflag 引脚的高电平信号之间的延迟是多少?
非常感谢!
此致
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好 Xaver、
Thomas 已经研究了另一位客户的问题、下面是他要说的。
我查看了 AFE032数据表、以下是它在 IFLAG 时序中的描述。标志状态进入电流限制模式。 AFE032在内部使用相同的 PA。
DAC_CLK 频率范围介于5-40MHz 之间。 根据 AFE032、IFLAG 过流标志中断被置为大约410usec 至3.3msec 有效。 与 OPA564设计相比、AFE032具有更多的数字块。 这是供参考的另一个计时延迟参考数据。
如果您有其他问题、请告知我们。
最棒的
Raymond