[参考译文] THS3217：具有灌电流 DAC3283的接口设计

您好！

我会使用数据表的图76作为参考。 虽然正如您提到过的、此电路用于电流源 DAC、但其概念是相似的。

数据表的9.3.1节介绍了如何针对灌电流 DAC 执行此操作：

'在模拟部分中、灌电流 DAC 需要一个接近其正电源电压的平均直流顺从电压。 3V 最大共模范围旨在支持高达3.3V 的 DAC 电源、其中平均输出工作电流从3.3V 下拉至电源端接阻抗。 例如、20mA 尾电流 DAC 必须从输出电阻器上的3.3V 偏置电平转换到3V 或更低。 此 DAC 至 THS3217配置要求至少300mV 直流电平位移、每侧尾电流为一半、这意味着20mA 基准电流每侧的电源具有30 Ω 的负载阻抗。"

因此、我们的想法基本上是将25 Ω 电阻器端接至正电源、而不是 GND。 然后计算电阻器值、使您不会超过3V 的共模范围。

最棒的

Hasan Babiker

非常感谢。 还有几个问题只是为了确认我的理解。

(1)引脚2/3处的输入缓冲器将 THS3217内部的 R1/R2/RG/RF 与偏置网络(即、您建议的上拉电阻器)隔离。 因此、应用手册中的拓扑对 THS3217无效、因为它 必须考虑输入电阻器和运算放大器的增益电阻器对 Zdac 和偏置点的影响。 对于 THS3217、输入阻抗将等于端接电阻器。

(2)共模电压的计算方法如下：

Vcm = Vol_PULLUP - 1/2*满量程电流*上拉电阻。

此外、应满足 VCM < 3V 的要求、以防止 THS3217损坏。 因此、如果正上拉基准电压为3.3V、则应使用最小30欧姆的电阻将 VCM 保持在3.0V 以下(即 VCM= 3.3-30欧姆*10mA=3.0V)

因此、在我的例子中、50欧姆的上拉电阻器是一个合理的选择。

是的、这种理解是正确的。 您需要使用50欧姆电阻器将电压限制在 AVDD - 0.5V。  

最棒的

Hasan Babiker

 您好、Michael、

感谢您的回复。 该数据表非常详细地介绍了电流源 DAC、并提供了许多设计示例。 更清楚的是、是否还可以提供有关灌电流 DAC 的一些信息。  

关于您在1和2中提到的接口电路设计过程、我们是否还应考虑必须保证 THS3217的最大3V 共模电压？

至于 LP 滤波器、就性能而言、在 DAC 和 THS3217之间放置是否比在 THS3217之后放置更好？ THS3217的输出是单端的、因此可以使用更少的组件实现 LPF。  

接口设计从 DAC 尾电流开始。  

想象一下 DAC 灌电流一分为二、并通过外部电阻器拉取3.3V DAC 电源。 这是 THS3217输入的中量程共模输入。 该上拉阻抗也是满量程 DAC 电流摆幅的增益。 通常、该直流共模中量程为3.3V-(Itail/2)*上拉电阻器在 THS3217输入上的共模输入范围将小于3V。  

2.有多种级别的可能滤波-如果您需要、输入侧差分滤波器通常具有很高的频率以消除图像频率项-然后在 D2S 和/或 OPS 的单端输出中、 您所需的下行信号频率可使用单端设计进行滤波。  

为了具体化、  

1、正在转向的 DAC 尾电流是多少？

2.您是否将 DAC 3.3V 电源用作上拉电源-如果不是、该怎么办？

3.您使用(上拉)该电源的增益电阻器来生成 THS3217的差分输入电压。  

我使用 的 DAC3283 的顺从电压范围为 AVDD-0.5V 至 AVDD+0.5V、其中 AVDD=3.3V

1.20mA DAC 尾电流

2.3.3V 上拉电压

每个上拉电阻器为50欧姆

Vcm = 3.3-0.01*50=2.8V

看起来都非常合理、  

因此、D2S 缓冲器输入上的2.8Vcm 处于3.0V 过热2V 余量(来自+5V I ASSUME)电源的范围内。 确保保持严格的5V 电源容差或在您的思考中包含其容差。  

2、这些50欧姆上拉电阻上的+/-10mA 可生成2.8V +/-0.5V 的输入摆幅-或3.3V 至2.3V。 我认为这会起作用吗？ 如果没有、可以考虑在50欧姆之前添加一个共模上拉电阻、从3.3V 开始、例如在该电阻的分离50欧姆侧具有良好去耦功能的另一个30欧姆 R。  

TINA 模型非常好、您可以尝试仿真中的这些输入选项。  

您好、Michael、

我忘记了一点： DAC3283 的顺从电压范围为 AVDD-0.5V 至 AVDD+0.5V、即2.8V 至3.8V。

我想知道 THS3217直流耦合这个 DAC3283现在是否可行。 由于顺从电压的中间电压为 AVDD (3.3V)、因此无法满足 THS3217的3V 最大共模电压要求。 对吗？

为平衡-非平衡变压器接口编写 DAC 输出规格-该脚注似乎是向后写入的

\

物理上、3.3V+0.5V 似乎是一个击穿或电源限制范围内的保护二极管

低于3.3V-0.5V 是降低失真性能的必要注意事项-也许、但从物理上讲、灌电流级上的输出电压不应介意降低-不管怎样、THS3217级中的 HD 可能会受到限制。  

您可以使用 FDA 作为差分互阻抗级为 DAC 运行直流固定输出接口。 更多的工作和成本、但如果 DAC 规格使您感到害怕(并非罕见)、这是另一种方法。 LMH5401的示例位于我之前提到的参考设计中。  

您好、Michael、

请查看 THS3217和 DAC3283之间的交流耦合接口电路。 我们始终欢迎您提出建议和意见。  

e2e.ti.com/.../THS3217_5F00_current_5F00_sinking_5F00_DACs.TSC

我遇到了收敛问题、但是、  

输入端的100欧姆电阻可以直接接地

2.+/-10V 电源过高、+/-5V 更好。  

您好、Michael、

对于收敛问题、您可以尝试将瞬态仿真时间增加到100ns。

1.好建议... 我忘记了3217输入上的3.0V 共模不是设计限制、我必须满足 DAC 合规电压的要求。

更新了2.+-5V。

e2e.ti.com/.../3581.THS3217_5F00_current_5F00_sinking_5F00_DACs.TSC

SIM 时间并不能真正改变收敛-您是否采取了重新链接或时间步骤-  

我基于 TI 的 THS3217参考设计构建了此原理图、因此基本上我只将理想的 DAC 模型作为输入、并将正弦波设置为50MHz。 未更改其他配置。

我使用最新的文件重试了一次、运行正常、50MHz 时 D2S 输出为+/-2V - 628V/usec 完全低于规格、但您应该期望在该阶段的高清效果太好。 HD 在模型中不进行仿真。  

您好、Michael、

总之、我个人对 THS3217的理解无疑可以简化与拉电流 DAC 的接口设计。 但是、由于 THS3217的 VCM (最大3.0V)范围有限、与拉电流 DAC 的直接直流耦合可能会受到输出摆幅限制的影响。 例如、DAC3283的合规电压范围为2.8V 至3.8V、最大摆幅仅为0.4Vpp (2.8Vmin<-3.0Vcm->3.2Vmax)。 请注意、在 THS3217共模电压限制之后、中量程电压固定为3.0V。

我想听取你对此的评论。