您好、我们可能对此感到担忧、
以下是对这种情况的描述：
1.输入信号：系统需要能够捕获两种类型的信号(来自 BLDC 或 PMSM 电机相位)、对于每种类型、信号可改变其幅度、如下所示：
正弦波：偏移为零时、最大 Vpp = 60V；偏移为零时、最小 Vpp = 6V；
*最大频率的 PWM 200kHz：最大振幅=60V、最小振幅=6V、所有这些最小电平的理想值为0V。
这两个信号的表示如下：
2. ADC：12位，采样率为0.5uS (最大需要)
为了能够处理该信号、建议使用以下电路： 
知道了所有这些、我们有一些问题：
1.此系统的 PGA 增益1到10的实际闭环带宽是多少？
2.此实际闭环带宽是否 与12位 ADC @ 0.5uS 采样率兼容？
尊敬的 Emanuel：
我注意到有关您建议的电路的几个方面、并且有几个问题和建议...
您的输入信号的频率范围是多少？ 我看到最大值为200kHz。 在这些频率下、您所需的分压器衰减量是多少？
输入分压器似乎在直流时配置为-27dB 的增益。 但由于 R55、在交流情况下、衰减要大得多。
此外 、高通滤波器的-3dB 点是~37kHz。 根据您的最低输入频率、您的输入信号的衰减可能比预期要衰减得多。
将 R55增大到10x R28将减少额外的分压器效应、并且在抑制直流电时、C123会允许较慢的交流信号通过。
1. PGA 增益1到10的实际闭环 BW 是多少？
PGA113数据表中的表8 显示了 各种增益对应的-3dB 带宽。
2. 这种真正的闭环带宽是否 与12位 ADC @ 0.5uS 采样率兼容？
表8中显示的稳定时间意味着 PGA113可以驱动高达~500ksps 的12位 ADC。 要驱动 2MSPS ADC、您可以采用使用更高带宽运算放大器的额外缓冲级、例如 OPA320。 您在使用什么 ADC？
请参阅下面的仿真。 请注意、我对 PGA 增益级使用了理想运算放大器、因为没有 Spice 模型。
e2e.ti.com/.../PGA113_5F00_OPA320.TSC
该电路非常适合您的正弦波输入、但在1V/V 增益下 PGA113的压摆率可能不足以 支持您的 PWM、具体取决于幅度和频率。
正弦波所需的压摆率由2π= Vpeak* * f 公式定义
当 μs 200kHz 下的~1.3Vpeak 输入电压时、所需的压摆率为~1.6V/μ s、这是 PGA113在1V/V 增益下满足的要求。
但是、为了获得可接受的性能、方波通常需要正弦波的压摆率的5-10倍。
这意味着在1V/V 增益下、 PWM 的最大频率为~73kHz。
您是否希望在60Vppk 时获得>73kHz 的输入 PWM 信号？
谢谢。
扎赫
您好、Zach、抱歉这么晚才回复。
为了回答您的问题、请考虑：
输入信号的频率范围是多少？ 我看到最大值为200kHz。 您希望分压器在这些频率下的衰减是多少？
A：目标是在 PGA 输出端采集尽可能接近3 Vpp 的电压。 PGA 的作用是 在系统输入端具有较低的电压(6Vpp)时降低精度损失、使 PGA 输出端的 ADC 能够捕捉到所需的3Vpp 波形(方形或正弦波)。
表8中显示的稳定时间表示 PGA113可驱动高达~500ksps 的12位 ADC。 要驱动 2MSPS ADC、您可以采用使用更高带宽运算放大器的额外缓冲级、例如 OPA320。 您正在使用什么 ADC？
答：我们将把 ADS7946SRTER 用作 ADC。
分析完上述内容后、为了减轻系统中电容器的一些缺点、我们决定更改一些原理图、如下所示： 
在新原理图的这个例子中、PWM 波的限制是 73kHz？
您在60Vppk 时是否需要>73kHz 的 PWM 输入信号？
答：由于这个回路将用于马达杆菌，所以在60vpp 时，频率往往较低。 但整个电压范围(6vpp 至60vpp)所需的频率将为200kHz。
此致、
伊曼纽尔
尊敬的 Emanuel：
我看到您已从输入路径中移除交流耦合电容器。 由于输入信号以0V 为中心、这将导致 PGA 的输入低于 共模输入范围。 此外、您使用这些电阻器值时对输入源的衰减要比必要得多。
您可以参考以下满足您的输入/输出范围要求的电路。
在这种情况下，对于新的原理图，PWM 波的限制仍是 73kHz？
73kHz 不是严格的限制、这是 基于以下指导原则：方波需要的压摆率是相同频率的正弦波的5-10倍(请参阅我的上一个响应)。 您的最大 PWM 频率取决于您的特定性能要求。
μs、我使用了转换率为3V/μ s 的通用运算放大器模型来仿真增益为1V/V 的 PGA113的转换性能。 您可以看到、输出方波具有转换限制。 您 可以决定 是否 能够以可接受的性能解析此输出信号。
我们将使用 ADS7946SRTER 作为 ADC
这是一个14位2Msps ADC。 根据 模拟工程师计算器、这需要一个带宽至少为~60MHz 的运算放大器才能驱动。 PGA113的速度不足以以最大采样率驱动此 ADC。 我看到您已经在使用 OPA357来驱动其中一个 ADC 输入。 双 通道版本 OPA2357将提供额外的通道、可用于缓冲 PGA113的输出。
顺便说一下、 关于 ADS7946原理图占用空间的一些奇怪之处。 差分版本(ADS7945)似乎使用引脚标签而不是单端版本(ADS7946)、具体如下所示。
您的封装中似乎还有一个标记为 EP 的额外引脚(引脚17)。 ADS7946采用16引脚封装、但没有 EP 引脚。
此致、
扎赫
尊敬的 Zach：
我看到您已从输入路径中移除交流耦合电容器。 由于输入信号以0V 为中心、这将导致 PGA 的输入低于 共模输入范围。 [/报价]
答：还需考虑对 R59连接 AVREF 而不是 PVC_REF 的校正：
移除电容器是为了避免高通行为、因为最大信号频率为200kHz。 如果按照建议使用电容器、是否会实现良好的 bw？此外，您对输入源的衰减程度远高于使用这些电阻值所必需的程度。答：所谓"比必要的衰减得多的输入源"是什么意思？
这将导致 PGA 的输入低于 共模输入范围答：抱歉没有提到、但我们打算 PVC_REF 值是可变的、那么 这个值应该起作用吗？
您的封装中似乎还有一个额外的引脚(引脚17)标记为 EP。 ADS7946采用16引脚封装、没有 EP 引脚。答：您是对的、ADS 的封装不正确、但在数据表中您可以看到下面的图像：
[/quote]
实际上有一种散热焊盘、至少对于数据表中所说的那样。 我应该把这个引脚17吗？
此致、
尊敬的 Emanuel：
A：还可以考虑对 AVREF 的 R59连接进行校正，而不是对 PVC_REF：
感谢澄清、在该节点连接到3.3V 的情况下、反相端子的直流基准大于同相端子的直流输入电压。 增益为10V/V 时、这会导致仿真理想放大器的输出变为负值、这意味着将超出 PGA113的输出摆幅。 请参见下方的。
移除的电容器是为了避免高通行为，因为最大信号频率将为200kHz。 如果按照您的建议使用电容器，是否会实现良好的 bw？
高通滤波器的作用是阻断直流共模输入电压、从而施加适合 PGA113器件的设定共模输入电压。 请参阅下面高通和 分压器输入电路的频率响应。 请注意、DC 组件被移除、200kHz 左右较高频率的信号不受影响。
10μF 使用如图所示的3 μ F 电容器等大型交流耦合电容器、PWM 信号的较低频率分量也可以通过。 请参阅下面的、PWM 信号在没有失真的情况下通过输入高通滤波器。
a:您说的"将输入源衰减得远远超出必要范围"是什么意思?
为了获得最佳性能、不希望进行必要的衰减、因为这会降低您的信噪比(SNR)。 我建议调整输入分压器的大小、以便在施加最大输入信号(60Vpp)时生成所需的~3Vpp 输入信号。
很抱歉没有提到，但我们希望 PVC_REF 值是可变的，那么 这是否起作用？
我建议遵循上面所示的电路、将输入交流耦合并将 PVC_REF 作为放大器的直流偏置。 当 PVC_REF 发生更改时、这将防止意外的输出摆幅违例。 请参阅上面的负输出摆幅示例。
确实有一种散热垫，至少对于数据表所说的那样。 我是否应该将此引脚17？
正确、有一个散热焊盘、适合将其标记为引脚17。
此致、
扎赫
