[参考译文] PGA113：输出从 Vref 漂移开

显示的输出位于低通滤波器之前、

Steve、您好！

这可能是 AD 器件的一个问题。您可能需要尝试 OPA392。 :)  但确切地说, AD8605的参考输出是稳定的吗?  100nF 电容很大、可供任何放大器直接驱动。  去除 C159后是否消失？

此致、
迈克

听起来不错、Steve、请告诉我们。

此致、
迈克

你好，迈克尔  

我是 Steve 的同事 Ariel。   

我们按照您的建议删除了 C159、仍然可以看到输出会漂移到3.3V。 请参阅示波器屏幕截图。

此外、当我们关闭激光时、我们也会看到 PGA 的直流输出发生漂移。 请参阅随附的视频。

测量结果在 PGA 的引脚5上。

注意：我们的板有8个通道的激光检测器电路、一次只有2个通道在工作。 Vref 和 Vdc 电路正在为所有8个通道供电。

e2e.ti.com/.../remove-C159-2023_2D00_09_2D00_03-at-13.03.21.mp4

尊敬的 Ariel：

好的、抱歉、我应该是第一次发现此问题： 您有一个电容器馈送到 Ch.1中、然而、没有直流偏置连接。  放大器输入高阻抗、但需要具有到 VREF 的直流偏置路径；  

这会将直流放大器配置为输出 VREF，并将大于1/(Rb*CB*2*PI)的交流频率配置为正确的增益。

您能否在引脚2至引脚4之间添加一个电阻器、以设置 CH1至 VREF 的直流电压、看看这是否能修复它？

此致、
迈克

Ariel,

更详细一点；看起来您正在尝试传递5 kHz 的信号、因此我会将电阻器设置为比 Rb > 1/(68nF*5kHz*2*PI)= 468欧姆大得多的值。  使用10k Ω 电阻应该就足够了、除非您感兴趣的频率低于5kHz。

此致、
迈克

Mike：

这看起来是有效的。  我们之前使用的部件将输入作为芯片内部电源中点的基准、我想我们也假设 PGA113也是如此。 我们漏掉了图81、该图显示了一个更复杂的示例、该示例将交流耦合输入引用到 Vref、但并不能轻松地使用 vCal 输出。 您的图69版本将是对数据表 IMO 的有用补充。 10K Rb 将3dB 点设置为234Hz、应该适用于我们。 Ariel 拥有硬件、并应在明天确认修复。

谢谢。

史蒂夫

你好，迈克尔

我测试了您的解决方案、它解决了问题。

感谢你的帮助。

阿里尔

Mike、您好

我们的 Vref 为1.5V。

我们在输出上看到信号偏置到1.4V。

你知道为什么吗?

我试图降低 RB 从10K 到4.7K,但它没有工作。

。

尊敬的 Ariel：

好的、目前还不是完全确定。  让我提出几个问题以便更深入地探究-

1) 1)您是否测量了 VREF 引脚上的电压、并 验证它确实是1.5V？  基本而言、这将排除缓冲器电路。

2) 2)在该配置中、您将增益设置为什么？  

3) 3)当您更改增益时、失调电压是否会发生变化？

4) 4)您是否可以关闭交流激励源、并在交流信号关闭时测量输出电压？   

此致、
迈克

你好，迈克尔  

1、我已经测量了 Vref 及其1.5V 电压。

2.在屏幕截图中，我发送增益设置为20。 但一般而言、我们会根据输入端的信号强度来设置增益。 因此、增益可以随输入端的信号而变化。

3.偏移保持在1.4V

4.当我们停止交流信号时、我们看到内部噪声偏移为1.45V。 当 PGA 未初始化时、我们可以看到偏移为2.93V (参见屏幕截图)

尊敬的 Ariel：

Vref 似乎是通过几种不同的方式来引用您的原理图的。  PGA113的 VREF 引脚实际上连接到一个名为"Vdc"的节点、其中引脚 VCal/Ch0连接到一个名为 Vref 的节点。  偏置电阻器是连接到节点"VREF"还是连接到引脚 Vref？ PGA 增益将提高引脚"VREF"与输入电压之间的任何电压差。  因此、如果是直流阻断电容器。 连接到"VREF"(节点)而不是 Vref (引脚)、则将获得直流电压的差异。

PGA113自身不会出现如此高的失调电压、这就是我怀疑输入配置的原因。

您能否测量节点"vdc" Vref 和"vdc"、并告诉我电压是多少？  您提到的"VREF"是1.5V、但我不确定这是节点名称 Vref 还是引脚 Vref。

此致、
迈克  

你好，迈克尔

很抱歉耽误你的时间。

在我的电路中、Vref 是 ADC 转换器的参考电压、我也将其用于 PGA 中的 ADC 校准。

中的最大 Vref 电压是满量程电压的一半。

因此、我将满量程电压的一半命名为 Vdc。

VDC = 1.5V；Vref = 3V。 (通过测量验证)

从原理图中可以看到、我将 Vdc 连接到了 PGA 的引脚4。 意味着 PGA 的第4引脚连接到1.5V。

我在 PGA 的引脚2和引脚4之间添加了10K 电阻器。

阿里尔

Ariel,

我与 Michael 合作、将帮助支持您的问题。  在查看此帖子中、我看到当未施加交流信号时偏移为1.45V、当施加交流信号时偏移为1.4V。  这使我认为电压基准上正在发生一些负载。  能否提供有关生成 VDC 和 Vref 的电路的更多详细信息？  许多电压基准的输出驱动有限、无法支持大量瞬态负载。  另一个可能的情况是基准驱动电路不稳定。  您显示的示波器图像中的噪声非常大(大约500mVpp)。  我想您是说在未施加交流信号时您会看到该噪声。  就您希望从良好的基准中获得的噪声量而言、这种噪声量似乎不合理。  良好基准电路的输出噪声应在微伏范围内、而不是500mVpp。  可能是我误解了示波器图像。  无论是何种情况、我希望您能提供有关这些电压是如何产生的更多详细信息。

此致、

艺术

嗨、艺术

我再次测试了它、看到我的 Vref 大约为2.95V、因此 Vdc 大约为1.47V。

这是我在额外测量期间获得的结果、这是有道理的。 (请参见附加的截屏)。

我将调优 Vref、看看它是否能解决问题。

但现在我面临一个新问题。

每次我们设置 PGA 增益时、我们都会看到几毫秒的过冲。  

例如：

我们向 PGA 注入恒定信号、然后反复快速设置相同的增益、这样可以看到每次我们设置增益时、输出都会过冲。

设置增益后几十微秒内、我们将对信号进行采样。 因此、它会导致读数出错。

请参阅所附的屏幕截图。

嗨、艺术

我尝试将 Rb (连接在输入端和 Vdc 之间的电阻器)从10K 更改为1K、我看到过冲更低。

阿里尔

Ariel,

1. 这只是为了确认一下。  Vref 和 Vdc 的问题已解决。  对吧？
2. 关于趋稳的一般事务。
   1. 根据您的初始原理图、您的输入信号似乎施加到了 CH1。  当信号连接到此通道时、输入阻抗非常高。  假设基准电压是低阻抗电压源、增益设置和输出信号不应影响该输入信号。  我想您展示的趋稳问题图片是 PGA 输出。  我认为您不应该看到输入的瞬态反馈。  重点是、我认为更改10k 或相关电容器没有帮助。  请确认输入不受增益开关的影响、但使用示波器监控 IC 的 CH1输入端的输入信号。
   2. 我想、每次写入增益时、PGA 反馈网络都可能会发生转换、即使将相同的增益写入器件也是如此。  我无法确认对于任何内部文献是否正确。  我会进一步与其他同事协商、并按顺序放置 EVM、以便我可以在实验中自行确认这一点。  如果增益确实发生变化、我预计在输出转换到新值并稳定时会出现瞬态行为。  不过、指定的0.1%稳定时间在2us 时间范围内、而不是以毫秒为单位。  此外、数据表中确实给出了"增益选择时间"为0.2us。  因此、即使在向反馈网络写入相同的增益设置时确实发生转换、整个稳定时间也应在微秒 级而不是毫秒级。
   3. 项目 b。  您能否移除 R48并查看瞬变是否受到影响？  根据数据表、我认为我们不应该看到这样的漫长过程。  因此、我想从输出断开所有连接、并确保没有任何东西加载输出。

希望我们能够尽快解决电路问题。  感谢您的耐心等待。   

此致、 艺术

嗨、艺术

很抱歉回复延迟。

1.看起来解决了

2.答：是的、 您显示的趋稳问题图片是 PGA 输出。 我看到 输入也是瞬态反馈(请参阅屏幕截图)。

C. R48是 LTC1563 LPF 实施的一部分。 我们还在输入上看到瞬态。 因此、如果没有 R48、或许没有必要进行测试？