请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMV7275 主题中讨论的其他器件： TLV9020
您好！
我想使用 以下所示的 LMV7275MG/NOPB 设计原理图、您能帮助审查并发表意见吗？
您是否有相关的 OP 设计并需要检查部分？ 如果你有,你可以分享给我吗?
谢谢。
另一个问题是、如果 IN+>IN-、则输出为开漏输出、因此输出为 P0_P3V3_STBY、对吧？
VCC 对于 LMV7275MG/NOPB 需要10uF？ 对于 VCC、我们的原理图仅为0.1uF、该设计是否可行？
您好 Danny：
理想情况下、V+应在输入之前出现。
尽管 LMV7275是集电极开路输出、但它确实具有从输出到 V+的上部 ESD 二极管钳位、因此输出不能超过 V+。
因此、如果 V+为0V、并且存在上拉电压、上拉电阻将被 ESD 二极管钳制到 V+电源轨。
结果将在这段时间内输出约600-800mV、或者您最终会通过 ESD 二极管缓慢地对比较器 V+电源进行反向馈(如果 V+线路轻负载)。
此外、输入也将被钳位到 V+电源轨、并且类似地、如果存在输入电压、则可以对比较器 V+电源反向馈送。
最好先提供 V+电源。
您好、Paul、
谢谢你。 在我们的设计中、VCC (P3V3_AUX)出现在 IN+之前。
如果我们考虑元件容差、如图所示、VCC 为3.135V 且输出上拉至(P0_P3V3_STBY) 3.465V、是否存在任何风险？
另一个问题是、如果 IN+为4V 或5V 且大于 VCC 引脚、 是否有任何风险？
