请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1327615/ths3217-dac3162
器件型号：THS3217主题中讨论的其他器件：DAC3162、
您好、工程师：
我想提一个问题。 我正在使用 DAC3162和 THS3217设计电路。 我注意到、THS3217的数据表将器件 D2S 级的输入共模电压范围标记为-1V 到3V。 数据表中的说明：" 3V 最大共模范围旨在支持高达3.3V 的 DAC 电源、其中平均输出工作电流通过电源的端接阻抗从3.3V 中拉低。 例如、20mA 的尾电流 DAC 必须从输出电阻器上的3.3V 偏置电平转换到3V 或更低。 这种 DAC 至 THS3217配置需要至少300mV 的直流电平位移、且每侧有一半的尾电流、这意味着20mA 基准电流两侧的电源两侧各有30 Ω 的负载阻抗。"
巧合的是、在我的设计中、DAC3162的供电电压为3.3V、并且配置了一个20mA 的尾电流、这意味着我将 THS3217输入级的阻抗匹配值定义为60欧姆或更大、以便将该范围内的输入共模电压控制在该范围内。 我注意、该输入共模电压范围(-1V 至3V)已通过 THS3217器件的 D2S 级在±6V 下进行确认。 考虑到输入共模电压与电源电压相关、如果我将该电源增加到±7.5V、其输入共模电压范围是否能够继续扩展？ 此外、在50欧姆阻抗匹配的情况下正常使用时、该共模电压是否可以上限在+3.05V 以上？
