This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] OPA928:将 OPA928用作第一级时关于跨阻放大器系统的建议和见解。

Guru**** 1803110 points
Other Parts Discussed in Thread: OPA928, LMH6629
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1344429/opa928-recommendations-and-insight-on-transimpedance-amplifier-system-using-the-opa928-as-a-first-stage

器件型号:OPA928
主题中讨论的其他器件: LMH6629

您好!

我一直面临着一项挑战、即设计一个能够在10kHz 频率下将100fA (最小值)放大到6.4nA (最大值)的调制方波光电二极管信号放大的跨阻放大器(TIA)系统。 最终输出电压旨在耦合到输入负载阻抗为1 MΩ||20 pF 的锁定放大器(LIA)或示波器。  我的设计受到的限制主要来自我正在使用的锁定放大器和光电二极管:

  1. 为获得最佳噪声性能、交流输入耦合用于具有1kHz 高通截止频率的 LIA
  2. LIA 的最大放大倍数/SNR 的理想电压为1mV–1.6V。 (它仍然可以放大具有较低电压的信号。)
  3. 如果输入电压超过±5V、LIA 可能会损坏。
  4. 由于我正在使用 LIA、因此 TIA 系统输出的信号过冲必须几乎不存在。 (否则、LIA 将"锁定"并放大过冲、而不是稳定的信号本身… 我认为。)
  5. 使用不带偏置(光伏模式)的光电二极管可获得最佳灵敏度、333MΩ 在该配置下、结电容和并联电阻为~ 135pF|||2 Ω。

TLDR:  我对 TIA 系统的仿真性能比较满意。 在继续进行 PCB 布局/设计之前、我希望主要从 TI 工程团队那里获取有关 TIA 电路的一些反馈:

  1. 在到达 LIA 之前、是否有任何方法可以改善/消除我的电路内的10kHz 噪声?

  2. 除了增加 OPA928级的反馈电容之外、有没有其他更好的方法来消除过冲? (我发现 Cftotal = 65 pF 可以为小(100fA)和大(6.4nA)输入信号提供最佳的过冲消除。)

我的设计的其他详细信息如下所示。

我能够使用具有以下电路的 OPA928 (第1级)和 LMH6629 (第2级)实现我的第一个功能原型/仿真:

 

其中、为第一级和第二级计算的相位裕度和结温分别为77°| 25.18°C 和95°|| 38.4°C。

此电路在100fA 峰值和6.4nA 峰值的10kHz 方波输入电流下的瞬态响应为:

 

µVpp 最终输出电压分别为18.27 μ V 和1178mVpp。 Vos /直流电压误差为~-94.09mV、当我将交流耦合用于示波器和 LIA 时、该误差应该可以忽略不计。 该系统的总 RMS 噪声曲线如下所示:

 

我怀疑主要的 rms 噪声源来自第一级的100kOhm 电阻。

仿真的性能我比较满意。 在继续进行 PCB 布局/设计之前、我希望主要从 TI 工程团队那里获取有关 TIA 电路的一些反馈:

  1. 在到达 LIA (除了防护环/布线、旁路电容器和金属工程盒)之前、我的电路中是否有任何方法可以改善/消除10kHz 时的噪声?
  2. 除了增加 OPA928级的反馈电容之外、有没有其他更好的方法来消除过冲? (我发现 Cftotal = 65 pF 可以为小(100fA)和大(6.4nA)输入信号提供最佳的过冲消除。)

  3. 我们也非常感谢您对我的设计提供任何其他反馈!

 感谢您花时间阅读本文档!  如果此论坛不适合提出这些更一般的设计问题、请告诉我、我会在更合适的页面上发布。  

这篇文章随附了用于所用仿真的 TINA TI 文件。

e2e.ti.com/.../OPA928-design.TSCe2e.ti.com/.../f-response-1st-stage-OPA928-_2D00_-multi_2D00_stage-design.TSCe2e.ti.com/.../f-response-2nd-stage-OPA928_2D00_-multi_2D00_stage-design.TSC

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Camille:

    总噪声的主要影响因素是解决方案第二级的高增益。 这意味着系统中的所有噪声、包括来自100kΩ 电阻器的噪声 、都额外放大了60dB、即第二级的噪声增益。  

    通常、我们希望大多数增益出现在第一级、以降低系统的总噪声。 我几年前就编写了一份有关此主题的应用手册: https://www.ti.com/lit/an/sboa356/sboa356.pdf 

    我们可以通过增大 反馈电阻的值来增大第一级的跨阻增益、这可以降低第二级的增益要求。 请注意、在相同的输入和输出信号下、10kHz 时的噪声有所改善。

    请注意、您不仅需要关注10kHz 时的噪声、您系统的较高频率"宽带噪声"也会对总 RMS 噪声产生影响。 出于这个原因、我在第二级中包含了一个反馈电容器来减少总体噪声带宽。 请注意、您的信号带宽已被第一级的 RC 反馈网络限制在大约25kHz、因此您不需要高速第二级的全1MHz 带宽。

    另一个选择是 将两级解决方案更改为复合环路、从而提供具有高速放大器输出驱动能力的 OPA928直流精度。 这样可消除初始解决方案的~100mV 失调电压、并可使用更高的跨阻增益。 请见下方10kHz 时的噪声进一步降低、但是我们仍然有高宽带噪声。

    要降低宽带噪声、可以使用一个简单的 RC 输出滤波器。  您可以调整确切的 RC 值、以优化瞬态性能和噪声之间的权衡。 我选择的值使得系统带宽上的总噪声小于您之前在10kHz 时看到的噪声。

    e2e.ti.com/.../OPA928_5F00_Composite_5F00_Loop_5F00_RC_5F00_Filter.TSC

    此致、祝您设计顺利、

    扎赫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这太棒了,Zach

    我真不知道您能使用级联放大器构建复合环路! 我将查看您的应用手册以进一步了解您用于更新电路的过程、并继续选择最适合我需要的选项。

    乍一看、复合环路似乎是一个很好/最好的选择。  

    关于:

    注意,您需要关注的不仅仅是10kHz 时的噪声,您系统较高频率的"宽带噪声"也会造成总 RMS 噪声

    我同意我试图通过一个示波器来查看我的信号的情况、宽带噪声也将对那里的总体噪声/SNR 产生影响。 但是、(如果我对即将阐述的内容有误、请更正我) 由于我的最终目标是将10 kHz 输出信号耦合到具有10 kHz 基准信号的相位敏感型锁定放大器、那么我是否能够忽略级联电路产生的至少部分宽带噪声? 换句话说、由于我正在使用锁定放大器、我的目标是在~10kHz 时尽可能降低噪声?

    再次感谢您花时间阅读并为我的设计提供反馈和示例:)

    如果您有任何应用手册中未提供的关于在10kHz 时降低噪声的其他见解、请告知我!

    凸轮

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Cam、

    我明白您的观点、您认为 RC 输出滤波器设计为衰减信号频率之外的宽带噪声是正确的。

    在这种情况下、我认为您应查看 噪声频谱密度 或 TINA 中的"输出噪声"。  噪声频谱密度 以 V/√Hz 为单位、表示特定频率下的噪声指标。

    "总噪声"是所选频率范围内的积分噪声、这就是它始终随 频率增加的原因。 积分噪声用于估算系统在给定带宽下的总 RMS 噪声。

    请11.52μV 10kHz 时的噪声频谱密度为 μ V/√Hz。 当然、这对我们并没有太大影响、因为我们还需要知道您的接收器的带宽。 我认为锁定放大器的带宽由平均时间决定。

    例如、如果您的锁定放大器对5kHz 至15kHz 之间的频率很敏感、那么您在该范围内的积分噪声为1.15mV。

    也可以通过11.52μV μ V/√Hz * √(15kHz - 5kHz)= 11.52μV * 100 = 1.152mV 来计算近似值

    如果您的锁定放大器对9kHz 到11kHz 之间的频率很敏感、那么此范围内的积分噪声为515μV μ V。

    或 11.52μV /√Hz *√(11kHz - 9kHz)= 11.52μV * 44.72 = 515.2μV μ A

    当然、这是假设您的接收器的带宽具有"砖墙"滤波器效应。 为获得最佳精度、您可能需要应用适当的砖墙校正因数。

    我希望这对您有所帮助。

    扎赫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Zach、

    感谢您澄清噪声频谱密度和总 rms 噪声之间的细微差别、您对此的持续支持! 我真的很欣赏你的见解 :)

    我之前了解到、"总噪声"是 a 的总 rms 噪声、 指定的 频率  (您讨论的实际噪声频谱密度)、因此我一直忽略了这样一个事实、即"总噪声"是 该频率范围内噪声频谱密度积分  (即√频谱密度和 μ V 带宽的乘积)。 (请更正我、我仍然错误地解释了两个噪声指标之间的差异。)  

    基于您对噪声频谱密度的讨论以及您的意见:

    查看10kHz 时的噪声频谱密度为11.52μV μ V/√Hz。 当然、这对我们并没有太大影响、因为我们还需要知道您的接收器的带宽。 我相信锁频放大器的带宽是由平均时间决定的[/报价]

    我同意您的看法、即锁定放大器平均时间(即时间常数)的倒数就是测量/系统的带宽。

    我通常使用300ms 的时间常数、因此~4Hz (我通常使用4的滤波器阶数)、以我的参考频率(本例中为10kHz)为中心、因此锁定放大器对4Hz 的带宽会"敏感"。 仅供参考:我正在使用的锁定模式的时间常数范围为 1 µs - 500秒、我可以在1至8阶的滤波器之间进行选择。 由于我将要测量的信号的性质、如果我想使用更高阶(4+)滤波器、那么我真的不能走得比500ms 的平均时间更慢  

    因此、根据 上面描述的电路在10kHz 时的11.52μV μ V/√Hz、我的 rms 噪声将大约(在理想环境中) 11.52μV μ V/√Hz*√4Hz = 23.04μV μ V!

    如果我想使用 TINA 中的电路模拟锁定放大器的滤波效应、而不是用上面的计算近似计算、那么在第二级输出端设计一个中心频率为10kHz 的带通滤波器是否足够? (假设滤波器的阻抗负载不会导致信号的额外稳定性问题。) 或者只是在4 Hz 带宽等效条件下运行总噪声分析吗?

    感谢您花时间阅读本文档、非常感谢您花时间帮助我/向我讲解模拟电路设计!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Camille:

    23.03μV、您可以使用 TINA 对9998Hz 和10,002Hz 之间的噪声进行积分、以获得相同的结果:μ V RMS。 当然、这里假设的是带宽为4Hz 的砖墙式滤波器。

    您可以尝试在复合环路的输出构建一个4阶带通滤波器来模拟您的 LIA 带宽。  如果您希望避免滤波器元件导致的负载、则可以使用理想的运算放大器宏来缓冲复合环路的输出。 我还建议使用理想的运算放大器和无噪声电阻器宏来构建您的滤波器、因为任何实际的建模放大器或电阻器都将对系统的总噪声产生影响。

    这个帖子有一个链接到无噪声电阻器宏: https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/408817/noise-analysis-in-tina-ti 

    理想的运算放大器宏可以在 TINA 的 Semiconductor 选项卡中找到

    祝您继续分析、

    扎赫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Zach、

    我很高兴您让我了解了 TINA TI 上的理想组件宏! 那么、我将使用它们来模拟我的 LIA 带宽。

    这次讨论对我继续学习模拟电路设计至关重要。 在 PCB 设计之前、我将使用您的应用手册和有关复合反馈环路的一些附加文档来进一步分析/优化电路。  

    祝您事业成功、万事如意!

    此致!

    凸轮