This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] OPA838DBVEVM:评估板的布局

Guru**** 1144270 points
Other Parts Discussed in Thread: OPA838, OPA838DBVEVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/amplifiers-group/amplifiers/f/amplifiers-forum/1354096/opa838dbvevm-layout-of-the-evaluation-board

器件型号:OPA838DBVEVM
主题中讨论的其他器件:OPA838

尊敬的所有人:

我想使用德州仪器的参考设计作为 OPA838的布局的参考、我注意到这个参考设计是一个4层的板:

正如我们在图片中看到的、 GND 和电源平面图都有多边形切口、但我注意到、引脚5、6、2没有多边形切口、其中的引脚是正极和负极、使能引脚、为什么我们把 GND 和电源平面图保留在这些引脚的下方?

我的第二个问题是:

在此布局中、我可以在信号布线下方看到(图中的信号布线)、我们在布线下方具有不连续的 GND、这是否会从布局角度导致任何问题? 考虑到高速布线的属则规则、我们应该为信号布线提供一个返回路径、该返回路径是 信号下方的 GND 规划、但在本例中、我们没有它或我们有它、但以一种不连续的方式提供。 请告诉我是否正确、如果正确、我们如何优化布局?

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Behnam:

    移除电源/接地平面是为了限制寄生电容。 用电介质分割铜平面会导致这种情况。 我们对高速器件进行这种关注的原因是、在较高频率下、这些平面在给定节点处创建的几个 pF 将开始影响电路性能。 根据这些信息、我们仅移除反相节点和输出引脚处的平面的原因是平面中的寄生电容将严重影响电路的性能。 在 PD 引脚或电源引脚上具有寄生电容对电路的功能影响非常小。 在输出引脚或反相节点上存在一些寄生电容会导致稳定性问题。 对于第二个问题、是的、反馈路径下缺少接地会导致一些电感、这是正确的、但是将此布线下的平面放置在稳定性问题上会对电路的性能产生更大的影响。 对于较长的布线、电感是一个很大的问题、因此在这些布线下放置 GND 至关重要、但在考虑反馈网络的短路径时、应尽可能严格地布局、对稳定性的关注要大得多。 对于更好的布局、我们建议查看 EVM 布局、因为它们突出了最佳实践。

    此致、

    伊格纳西奥  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好@Ignacio Vazquez Lam1

    非常感谢您的讲解、非常有用。

    首先我需要说明的是、这些图片是 TI 参考 Altium 设计的屏幕截图、我之前通过 TI 表格获得该设计是 OPA838DBVEVM 的参考布局(文件名: HSP024A_ASCII.PcbDoc 。 我想知道为什么他们没有  在信号下方使用连续的接地平面? 是否应该将其更改为信号下的连续 GND? 或者此参考设计不是最新设计是否可能是这样? 您能否大致告诉我 OPA 系列的优化布局? 我有点不确定此时应该使用什么作为参考设计。 请参阅随附的文件(从 TI 获取的参考设计: HSP024A_ASCII.PcbDoc ):  

    e2e.ti.com/.../HSP024A_5F00_ASCII.PcbDoc

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Behnam:

    出于上述原因、他们没有使用连续的接地层来降低寄生。 我们建议移除反馈布线下的接地平面和电源平面。 还有其他示例表明、我们在电路的这一部分下移除了这些层、因此这是我们的 EVM 设计中相当常见的做法。

    此致、

    伊格纳西奥