工具与软件：
您好！
我将 在 Cadence 虚拟测试台对 OPA2675使用未加密的 PSpice 模型。 我正尝试 用各自的运算放大器来驱动两个 FET 的栅极、我喜欢 OPA2675 、因为它具有较快的转换速率和高输出电流。 在仿真过程中、我注意到 OPA2675的压摆率低于我的预期。 下面是我用来确定 OPA2675特征的一个单独测试台的屏幕截图：
我将理想的差分信号应用于输入端子、而电源轨偏置为 ±5V。 下面是该测试台的瞬态仿真结果的屏幕截图：
运算放大器输出的上升沿似乎与数据表一致、但下降沿降级。 有人能解释一下为什么我会得到这样的结果吗？
感谢您的帮助！
Braden
您好、Hypatia、
感谢您的答复。 我正在使用这些运算放大器来驱动>CMOS 100 MHz 电路的栅极。 我正在尝试在短时间内使 MOSFET 严重饱和。 我最初使用此开环设置、因为我想将运算放大器驱动到其电源轨。 我的差分信号的 Vpp 为400mV、因此我需要12.5的增益来使运算放大器饱和。 在设计中实施反馈网络后 、我得到了类似的结果：
我想承认的是、我对 差分信号反馈网络的了解不多；我对 单端信号反馈网络比较熟悉。 因此、如果此电路有更好的反馈设计、请告诉我！
谢谢！
Braden
嘿、Braden、
我 在仿真中进行了一些测试、我同意压摆率过低。 我认为 其中很大一部分、尤其是非常缓慢的下降速率、 是由于我们的 模型不准确造成的。
但是、关于该器件、我需要注意以下几点：
由于电流反馈放大器的带宽取决于 Rf 和增益、因此我们可以从数据表中估算出增益为12.5的1.4kΩ 的 Rf 将为 30MHz 提供约 BW。 您现在的输入似乎是20MHz、因此您可能会看到这种输入带来的一些不良影响、尤其是在仿真之外。 如果您能够更改反馈、 我建议 Rf = 400Ω 和 Rg = 32、这样可以得到 BW 为100MHz。 如果您需要如此高的射频和输入频率、我建议选择更高带宽的器件。
我还注意到、当输入 具有较高的直流值时、缓慢下降时间的问题会更加明显。 下面是我尝试的仿真、其中输入集中在200mV 左右、而不是仿真中的1.2V。 下降时间仍然比上升时间慢一点(慢1ns)、但不那么明显。 我想知道当偏置较高时、它在正电源轨上是否饱和过硬？
我对您的应用了解不多、因此我不知道是否有可能这样做、但我认为这很有趣。 它也可能只是一个模拟古怪。
另外还需要说明的是、我不建议在开环配置中使用放大器、因为我们不针对这种配置来表征器件、而且大多数数据表信息都不适用。
我认为您看到的问题是 零件的转换率建模存在问题。 我肯定相信数据表规格超过仿真。
如果您有任何进一步的问题或疑问、请告诉我！
从中导出：
Hypatia
